基于FPGA+DSP的并联型有源电力滤波器的研究的开题报告.docxVIP

基于FPGA+DSP的并联型有源电力滤波器的研究的开题报告

一、选题背景和意义

随着近年来电气化程度的不断提高，电力质量问题越来越严重，其中谐波问题是一个比较突出的问题。特别是由非线性负载引起的谐波，对系统造成的危害更为严重，一方面增强了电力系统中的谐波噪声，另一方面还可能引起发电机和配电变压器等设备的损坏。因此，谐波电源滤波器得到广泛的关注和研究。传统的无源谐波滤波器存在不足，如调谐灵敏度低、不稳定易失谐等问题。有源电力滤波器具有对各种谐波信号的广阔滤波范围、能实现无触点频率跟踪，其输出谐波和畸变低、反应速度快等优点，成为当前研究谐波滤波器的热点。

二、研究内容

本项目旨在设计一种基于FPGA+DSP的并联型有源电力滤波器。具体研究内容包括：

1、研究FPGA与DSP的协同设计方法与原理，构建基于FPGA+DSP的有源滤波控制系统；

2、根据电力系统的负载电流波形、频率分析不同谐波峰值，采用SVPWM调制策略设计基于FPGA的PWM波形产生模块，实现对谐波电流的精确滤波；

3、研究并实现滤波器外部的数据采集和控制模块，实现滤波器的实时监测和控制，同时将实时监测数据通过串口通信传输到上位机中；

4、搭建实验平台，测试并验证滤波器系统的性能。

三、技术路线

本项目计划采用以下技术路线：

1、基于XilinxZYNQ平台搭建基础硬件平台，使用VerilogHDL语言开发滤波器系统的硬件模块；

2、借助MATLAB/Simulink进行滤波器系统的建模和仿真；

3、使用TITMS320F28379D作为DSP芯片，开发控制算法，实现FPGA与DSP的协同工作；

4、采用串口通信方式，将实时监测数据传输到上位机中，并使用LabVIEW开发上位机程序，实现可视化控制。

四、研究进度安排

本项目的研究进度安排如下：

1、完成文献综述及研究背景分析，确定项目研究内容——2周；

2、学习FPGA、DSP原理及高速数字信号处理技术，搭建开发环境——4周；

3、设计基于FPGA的PWM波形产生模块——4周；

4、设计并实现滤波器外部的数据采集控制模块——6周；

5、实现算法、调试实验平台，测试与验证——6周；

6、完成毕业论文，撰写开题报告、中期报告、结题报告——6周。

五、参考文献

[1]李新航.一种基于DSP和FPGA的电力滤波器设计[J].电气应用,2015,34(22):38-41.

[2]曹海健,江许,杨弘毅.基于DSP+FPGA混合技术的有源传动电容滤波器设计[J].电大情报,2015(8):128-129.

[3]喻特华,李磊,张琦.基于DSP+FPGA控制的电力电子制动器滤波器设计[J].电机与控制应用,2018,45(9):163-165.

[4]张钰.基于FPGA与DSP的并联有源电力滤波器设计[D].天津大学,2016.