《存储器及其组成设计》课件.pptxVIP

《存储器及其组成设计》;

;复习：存储器各个概念之间的关系;1.?存储容量（MemoryCapacity）

存储器由若干“存储单元”组成，每一单元存放一个“字节”的信息;2.存取时间（MemoryAccessTime）

3．存储周期(MemoryCycleTime)

4．可靠性（Reliability）

5．功耗与集成度（PowerLossandIntegrationLevel）

6．性能价格比(CostPerformance)

7．存取宽度(AccessWidth)

;二.存储器分类:;;内存条:由于动态RAM集成度高，价格较便宜，在微机系统中使用的动态RAM组装在一个条状的印刷板上。系统配有动态RAM刷新控制电路，不断对所存信息进行“再生”。

;2.ROM:只读存储器，所存信息只能读出,不能写入。

;4.高速缓冲存储器Cache:

Cache位于CPU与主存储器之间，由高速静态RAM组成。容量较小，为提高整机的运行速度而设置,应用程序不能访问Cache，CPU内部也有Cache。;5.闪速存储器;闪速存储器的工作原理;?采用并行操作方式---双端口存储器;1.存储体

?一个基本存储电路只能存储一个二进制位。;动态存储器;1.存储体

?将基本的存储电路有规则地组织起来，就是存储体。

?存储体又有不同的组织形式：

将各个字的同一位组织在一个芯片中，如：811816K*1（DRAM）

将各个字的4位组织在一个芯片中，如：21141K*4（SRAM）

将各个字的8位组织在一个芯片中，如：61162K*8（SRAM）。

2.外围电路

为了区别不同的存储单元，就给他们各起一个号——给于不同的地

址，以地址号来选择不同的存储单元。

——于是电路中要有地址译码器、I/O电路、片选控制端CS、输出缓冲

器等外围电路;故：存储器（芯片）=存储体+外围电路;(1)地址译码;双译码方式——地址译码器分成两个，可减少选择线的数目。;(2)驱动器

双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路。;(4)片选

在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。;(5)输出驱动电路

为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储??的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。;3.一个实际的静态RAM的例子——Intel2114存储器芯片;2微型计算机系统中的存储器组织;;;A0

A12;字扩展法;2:4;CPU;两组存储器的地址分配：

第一组A15A14……A10A9A8A7……A0

0000,0000,0000,00000000h

0000,0011,1111,111103FFh

第二组A15A14……A10A9A8A7……A0

0000,0100,0000,00000400h

0000,0111,1111,111107FFh

这种选片的译码方式称为全译码，译出的每一组地址是确定的、唯一的。

也可采用线选控制方式：只用A15-A10中的任意位来控制片选端。

如用A10，而A15-A11可位任意值；

也可用A11，而A15-A12，A10可位任意值；等不同组合。