(4.5)--第三章 存储器计算机组成原理.pptVIP

命中访问Cache的时间为tc，未命中访问主存的时间tm，1-h表示未命中率，则Cache-主存系统的平均访问时间ta为ta=h×tc+(1-h)×tm访问效率e与命中率有关e=×100%tch×tc+(1－h)×tmtctae=×100%假设r=tm/tc表示主存慢于Cache的倍率。则访问效率e为e=×100%1r+(1－r)×h例1:CPU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。已知Cache存取周期为40ns，主存存取周期为160ns。求：Cache命中率H。Cache/主存系统的访问效率e。平均访问时间Ta。解：命中率：H=Nc/(Nc+Nm)=5000/(5000+200)=0.96主存慢于Cache的倍率r=Tm/Tc=160ns/40ns=4访问效率：e=1/(r+(1-r)×H)=89.3%平均访问时间：Ta=Tc/e=40/0.893=45ns例2:假设Cache的工作速度是主存的5倍，且Cache被访问命中的概率为95%，则采用Cache后，存储器性能提高多少？解：设Cache的存取周期为t，主存的存取周期为5t。则系统的平均访问时间为：ta?0.95×t+0.05×5t?1.2t性能为原来的5t/1.2t?4.17倍，即提高了3.17倍。例3：某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。在一段时间内，CPU访问内存4500次，其中340次访问主存。计算Cache的命中率多少？CPU访问内存的平均时间是多少？Cache-主存的效率是多少？(2012年理工大考研题)课堂练习解：Cache命中率：H=Nc/(Nc+Nm)H=(4500-340)/4500=0.92CPU访问的平均时间：Ta=H×Tc+(1-H)TmTa=0.92×45+(1-0.92)×200=57.4nsCache-主存系统的效率：e=Tc/Ta=45/57.4=0.78=78%3.7Cache的读写操作1.Cache的读操作当CPU发出读请求时，如果Cache命中，就直接对Cache进行读操作，与主存无关；如果Cache不命中，则仍需访问主存，并把该块信息一次从主存调入Cache内。若此时Cache已满，则须根据某种替换算法，用这个块替换掉Cache中原来的某块信息。3.5提高访存速度的措施CPU和主存的发展方向不太一样，CPU重点提高的是处理速度，而主存重点是提高容量，兼顾访问速度的提高。不同的发展策略导致CPU和主存的速度差异越来越大，使主存的存取速度成为计算机系统的瓶颈。采用高速器件的主存时间并行技术：多体交叉存储器采用层次结构：Cache–主存具体措施：空间并行技术：双端口存储器1.单体多字系统W位W位W位W位W位地址寄存器主存控制器......单字长寄存器数据寄存器存储体增加存储器的带宽基本原理：多个存储器并行，共享同一地址寄存器，使用一个地址驱动器，一次访问是沿n个存储器顺序排列的n个字。单体四字存储器为例：一次能读出4个字长为w位的数据或指令，然后以单字长的形式送给CPU执行。2.多体交叉存储器由若干个模块组成的主存储器，采取线性编址模式。这些地址在各模块中如何安排，有两种方式：一种是顺序方式，一种是交叉方式。01234567M089101112131415M11617181920212223M22425262728293031M3模块块内地址43210顺序方式M0－M3共四个模块，则每个模块8个字顺序方式：?M0：0—7