电子密码锁实验报告.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

大连理工大学本科实验报告

题目:电子密码锁

课程名称:?数字电路课程设计???

学院(系):电子信息与电气工程学部

专??业:?电气自动化??????

班??级:?电气093????????

学生姓名:?梁丹?????????

学??号:?200981219???????

完成日期:?2011.12.08???????

成??绩:????????????

2011年?12?月?08?日

题目:电子密码锁

电子密码锁具有保密性强、防盗性好等特点。随着对电子密码锁产品的开发研制,它在日用锁中所占比重日益增强。电子密码锁具有机械锁无法比拟的优越性,它不仅可以完成锁本身的功能,还可以兼有多种功能,如记忆、识别、报警、兼作门铃等等。作为密码类电子锁,不需要带钥匙,只要记住开锁密码即可。如果密码失密,主人可以随时变换密码,不会造成不应有的损失。

数字锁有两类:一类是并行接收数据,称为并行锁;一类是串行接收数据,称为串行锁。如果输入代码与锁内密码一致,锁被打开;否则,应封闭开锁电路,并发出报警信号。

一.设计要求

1.开锁代码为8位二进制数,当输入代码的位数和位值与锁内给定的密码一致,且按规定程序开锁时,方可开锁,并点亮开锁指示灯LT。否则,系统进入“错误”状态,并发出报警信号。

2.开锁程序由设计者确定,并要求锁内给定的密码是可调的,且预置方便,保密性好。

3.串行数字锁的报警方式指示灯以频率为1Hz闪烁,直到按下复位开关,报警才停止。此时,数字锁自动进入等待下一次开锁的状态。

4.报警器可以兼作门铃用,门铃响的时间通常为10秒。

二.设计分析及系统方案设计

锁体一般由电磁线圈、锁栓、弹簧和锁框等组成,当有开锁信号时,电磁线圈有电流通过,于是线圈便产生磁场吸住锁栓,锁便打开。当无开锁信号时,线圈无电流通过,锁栓被弹入锁框,门被锁上。为教学方便,我们用发光二极管代替锁体,亮为开锁,灭为上锁。密码存储可用高低电平开关设置,也可以采用时序电路存储。当开锁信号串行输入时,一定要做到输入8位代码后才出现比较结果,一致时则开锁,不一致时则报警。

三.系统以及模块硬件电路设计

实现八位串行输入

DE2开发板上使用的元使用管脚编号

Clk?50MHz??PIN_N2

Clk0?key0??PIN_G26

Reset1sw0???PIN_N25

M???sw1???PIN_N26

Clr??sw2??PIN_P25

Wantsw3????PIN_AE14

getcode[0]ledr0PIN_AE23

getcode[1]ledr1PIN_AF23

getcode[2]ledr2PIN_AB21

getcode[3]ledr3PIN_AC22

getcode[4]ledr4PIN_AD22

getcode[5]ledr5PIN_AD23

getcode[6]ledr6PIN_AD21

getcode[7]ledr7PIN_AC21

led??ledg7??PIN_Y18

alarm?ledg7??PIN_AD12

ring?ledr16??PIN_AE12

四.系统的VHDL设计

libraryieee;--分频计,将频率5MHz分为1Hz

useieee.std_logic_1164.all;

useieee.std_logic_unsigned.all;

entityfenpinis

port(clk:instd_logic;

clock:outstd_logic);

end;

architectureartoffenpinis

signalcount:integerrange0to

signalclk_data:std_logic;

begin

process(clk,clk_data)

begin

ifclkeventandclk=1then

ifcountthen??

count=0;????????

clk_data=notclk_data;

elsecount=count+1;

endif;

endif;

clock=clk_data;

endprocess;

endart;

libraryieee;--十位计数器

useieee.std_logic_1164.all;

useieee.std_logic_unsigned.all;

entityex

文档评论(0)

ryaoo + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档