半导体集成电路及其制备方法.pdfVIP

  • 0
  • 0
  • 约1.33万字
  • 约 13页
  • 2024-02-24 发布于四川
  • 举报
本发明提供了一种半导体集成电路及其制备方法。该制备方法中,通过执行第一离子注入工艺以在BCD器件区内形成第一掺杂区,同时还利用该第一离子注入工艺在栅极沟槽的下方形成第二掺杂区,通过在栅极沟槽的下方设置第二掺杂区以实现对衬底内的电场调制作用,使得电场可向衬底的更深位置中扩展,有效提高了功率晶体管器件的击穿电压。或者,可以在维持功率晶体管器件的耐压性能的基础上,降低栅极沟槽的深度,从而可避免由于沟槽的深度过大而导致基片容易发生形变的问题。

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN117594531A

(43)申请公布日2024.02.23

(21)申请号202311686001.1H01L29/06(2006.01)

(22)申请日2023.12.

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档