- 0
- 0
- 约3.06万字
- 约 39页
- 2024-03-13 发布于四川
- 举报
本公开的各实施例涉及半导体器件及其制造方法。本发明提供了用于抑制浮置区中的空穴积聚并且改进诸如绝缘栅双极等的半导体器件的开关时间的技术。该半导体器件包括形成在半导体衬底中的沟槽栅极和沟槽发射极,以及形成在半导体衬底中的、被夹持在沟槽栅极与沟槽发射极之间的第一导电类型的浮置区。该浮置区的底部位于沟槽栅极和沟槽发射极底部的下方,并且该浮置区具有晶体缺陷区,该晶体缺陷区包括在该浮置区中在靠近该半导体衬底的上表面的位置处选择性地形成的晶体缺陷。
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号CN117690959A
(43)申请公布日2024.03.12
(21)申请号202311103373.7
(22)申请日2023.08.30
(30)优先权数据
您可能关注的文档
最近下载
- 07 Polarion和ESD支持软件工程敏捷开发.pdf VIP
- 2025至2030中国智能无人船行业市场发展分析及竞争态势与投资风险预测报告.docx VIP
- LENZE_9300EP简明调试.ppt VIP
- 论社区消防工作存在的问题和对策.doc VIP
- 北京市朝阳区2024-2025学年八年级下学期期末物理试题(含答案).pdf VIP
- 《烟草建筑消防设计规范》云南省地标(报批稿).pdf
- 城市轨道交通线路与站场课件 模块五:城市轨道交通车站.pptx VIP
- 2024年幼儿自主游戏方案 .pdf
- 《PD1分子和免疫检查点分子》课件.ppt VIP
- 川崎病诊断和急性期治疗专家共识.pptx VIP
原创力文档

文档评论(0)