原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
LIBRARYIEEE; --IncludeLibrariesforstandardlogicdatatypesUSEIEEE.STD_LOGIC_1164.ALL; --EntitynamenormallythesameasfilenameENTITYgate_networkIS --Ports:Declaresmoduleinputsandoutputs PORT( A,B,C :IN STD_LOGIC; --StandardLogicVector(Arrayof4Bits) D :IN STD_LOGIC_VECTOR(3DOWNTO0); --OutputSignals X,Y :OUT STD_LOGIC); ENDgate_network; --DefinesinternalmodulearchitectureARCHITECTUREbehaviorOFgate_networkISBEGIN --Concurrentassignmentstatementsoperateinparallel --D(1)selectsbit1ofstandardlogicvectorD X=AANDNOT(BORC)AND(D(1)XORD(2)); --Processmustdeclareasensitivitylist, --Inthiscaseitis(A,B,C,D) --ListincludesallsignalsthatcanchangetheoutputsPROCESS(A,B,C,D) BEGIN --Statementsinsideprocessexecutesequentially Y=AANDNOT(BORC)AND(D(1)XORD(2));ENDPROCESS;ENDbehavior;
Figure6.1StateDiagramforst_machexample
LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;LIBRARYAltera_mf;USEaltera_mf.altera_mf_components.all;ENTITYamemoryIS PORT(read_data : OUT STD_LOGIC_VECTOR(7DOWNTO0); memory_address : IN STD_LOGIC_VECTOR(2DOWNTO0); write_data : IN STD_LOGIC_VECTOR(7DOWNTO0); Memwrite : IN STD_LOGIC; clock,reset : IN STD_LOGIC);ENDamemory;ARCHITECTUREbehaviorOFamemoryISBEGIN data_memory:altsyncram --Altsyncrammemoryfunction GENERICMAP( operation_mode=“SINGLE_PORT”, width_a =8, widthad_a =3, lpm_type=“altsyncram”, outdata_reg_a =UNREGISTERED, --Readsinmiffileforinitialdatavalues(optional) init_file =memory.mif, intended_device_family=“Cyclone” ) PORTMAP(wren_a=Memwrite,clock0=clock, address_a=memory_address(2DOWNTO0), data_a=write_data,q_a=read_data);ENDbehavior;
Figure6.2SchematicofHierarchicalDesign
ENT
文档评论（0）