1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 汽车/机械/制造
  5. 机械/仪表工业

FPGA用状态机实现序列检测器的设计报告.pdfVIP

  • 4
  • 0
  • 约6.21千字
  • 约 7页
  • 2024-03-19 发布于天津
  • 举报

FPGA用状态机实现序列检测器的设计报告.pdf

    FPGA实验报告

    题目：用状态机实现序列检测器的设计

    一.实验目的：用状态机实现序列检测器的设计，并对其进行仿真和硬件测试。

    二.实验原理及内容：

    序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连

    续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出a，否则输

    出b。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一

    次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。

    在检测过程中，任何一位不相等都

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >