《半导体集成电路 低功耗双倍数据速率同步动态随机存储器（LPDDR5）应用场景测试方法》（征求意见稿）.docx

43

T/CESAXXXX—202X

半导体集成电路低功耗双倍数据速率同步动态随机存储器（LPDDR5）应用场景测试方法

1范围

本文件规定了LPDDR5SDRAM芯片在消费级、工业级和汽车级三种应用场景条件下的测试项、测试条件，描述了相应的测试方法。

本文件适用于LPDDR5SDRAM产品选型测试。

2规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文件，仅该日期对应的版本适用于本文件；不注日期的引用文件，其最新版本（包括所有的修改单）适用于本文件。

GB/T2323.63-2019环境试验第2部分:试验方法试验:温度(低温、高温)/低气压/振动(混合模式)综合

GB/T2423.1-2008电工电子产品环境试验第2部分∶试验方法试验A∶低温

GB/T2423.2-2008电工电子产品环境试验第2部分∶试验方法试验B∶高温

GB/T2423.3-2006电工电子产品环境试验第2部分∶试验方法试验Cab:恒定湿热试验

GB/T2423.4-2008电工电子产品环境试验第2部分∶试验方法试验Db:交变湿热(12h+12h循环)GB/T2423.50环境试验第2部分:试验方法试验Cy恒定湿热主要用于元件的加速试验

GB/T5170.1-2008电工电子产品环境试验设备检验方法总则

GB/T10586-2006湿热试验箱技术条件

GB/T10592-2008高低温试验箱技术条件

GB/T17574—1998半导体器件集成电路第2部分：数字集成电路

JESD209-5B第5代低功耗双倍速率同步动态随机存储器（LowPowerDoubleDataRate(LPDDR)5/5X）

JESD22-A101D稳态温度湿度偏差寿命测试（SteadyStateTemperature-HumidityBiasLifeTest）

AEC-Q100-REV-H基于集成电路应力测试认证的失效机理（FAILUREMECHANISMBASEDSTRESSTESTQUALIFICATIONFORINTEGRATEDCIRCUITS）

3术语和定义

下列术语和定义适用于本文件。

3.1

双倍数据速率doubledatarate;DDR

在单个时钟周期内的时钟上升沿和下降沿分别采样数据的数据传输技术。

3.2

同步动态随机存取存储器synchronousdynamicrandomaccessmemory;DRAM\SDRAM。

2

T/CESAXXXX—202X

以时钟为数据同步接口，需要周期性的刷新存储数据，并能随机指定存储地址的半导体存储器。3.3

低功耗双倍速率同步动态随机存取存储器lowpowerdoubledatarateSDRAM;LPDDRSDRAM.用于移动电子产品的低功耗同步动态随机存取存储器。

3.4

内存memory

用于暂时存放CPU中的运算数据，以及与硬盘等外部存储器交换数据的同步动态随机存取存储器组成的存储阵列。

3.5

存储单元及行、列、库cell，row,column,bank

SDRAM中的一个存储单元（cell）可以存储1个bit数据，多个存储单元横向排列组成行（row）,纵向排列组成列（Row），多个行和列交叉组成库（Bank）。

3.6

刷新与自刷新refresh&self-refresh

SDRAM为了持续保存数据需要定期给存储单元的电容进行充电，充电的过程称为刷新。刷新是由控制器通过刷新命令发送给SDRAM进行刷新，自刷新是SDRAM内部通过内部的计数器执行定时刷新。

3.7

内存行锤攻击rowhammer,侵略行aggressorrow,受害行victimrow

SDRAM在固定的行上进行反复访问会对相邻的行进行干扰，使其存储的电荷发生泄漏而致使存储的数据发生翻转，该行为称为内存的行锤攻击（rowhammer）。反复访问的行称为侵略行（aggressorRow），其发生数据翻转的行称为受害行（victimrow）。

3.8

行锤攻击缓和rowhammermitigation

针对SDRAM行锤攻击的缓解方案，系统厂商、内存厂家等采取的缓和措施统称为行锤攻击缓和（RowhammerMitigation）。

3.9

控制器controller

控制器是主控芯片内部用于控制内存并负责内存与CPU之间数据交换的模块，其物理接口电路决定了主控芯片所能使用的最大内存容量、内存类型、速率及数据宽度等参数。

3.10

启动装载bo