应用于存算一体电路的10晶体管SRAM存储单元结构.pdfVIP

下载本文档

0
0
约7.09千字
约 7页
2024-03-30 发布于四川
举报
版权申诉

应用于存算一体电路的10晶体管SRAM存储单元结构.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明提供一种应用于存算一体电路的10晶体管SRAM存储单元结构，包括：4个PMOS晶体管M1、M2、M5、M6和6个NMOS晶体管M3、M4、M7、M8、M9、M10；M5、M6的源极连接存储单元工作电源，M5、M6的漏极分别连接M3、M4的漏极；M5的栅极连接M3的栅极形成第一存储节点N1，M6的栅极连接M4的栅极形成第二存储节点N2；M3、M4的源极连接地线；M1的源极连接信号BL_W，漏极连接第一存储节点N1，栅极连接信号WL_W；M2的源极连接信号BLB_W，漏极连接第二存储节点N2，

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN117789787A

(43)申请公布日2024.03.29

(21)申请号202410010886.1

(22)申请日2024.01.04

(71)申请人上海华力集成电路制造有限公司

地址

您可能关注的文档

文档评论（0）

知识产权出版社 + 关注: 官方认证

文档贡献者

知识产权出版社有限责任公司（原名专利文献出版社）成立于1980年8月，由国家知识产权局主管、主办。长期以来，知识产权出版社非常重视专利数据资源的建设工作，经过多年来的积累，已经收藏了数以亿计的中外专利数据资源。

咨询Ta 进入空间

用户编号：5333241143000144

认证主体北京中献电子技术开发有限公司

IP属地四川

统一社会信用代码/组织机构代码: 91110108102011667U

1亿VIP精品文档

更多 >

应用于存算一体电路的10晶体管SRAM存储单元结构.pdfVIP