实验八综合设计.pptxVIP

下载本文档

0
0
约小于1千字
约 7页
2024-04-03 发布于河北
举报
版权申诉

实验八综合设计.pptx

1、本文档共7页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

EDA技术教材：《EDA技术及应用》，张丽华主编主要参考书：《EDA技术与VHDL》，潘松主编

31综合设计七段数码管驱动电路计数器时序控制电路锁存器使能清零锁存控制信号扫描信号

实验八综合设计（1）带有使能、清零的十进制计数器counter（2）上升沿锁存的四位锁存器reg（3）七段数码管译码器seg（4）七段数码管扫描电路segr（5）时序控制电路timer（6）顶层设计top

实验八综合设计新建工程设计输入编译仿真管脚绑定下载验证等全部过程。

端口名Clk_1hzClk_inClk_1kDig[3..0]Seg[6..0]方向InInOutOutOut电路图上标号KEY8KEY7KEY6DIG[0]…DIG[3]SEG[0]…SEG[7]FPGA管脚号P17P18R17连线接1hz接待测信号改变位置，观察七段数码管的变化接1024hz七段数码管的位选七段数码管的段选SEG[0]F10SEG[1]E11SEG[2]F12SEG[3]C12SEG[4]D12SEG[5]E13SEG[6]C14DIG[0]H15DIG[1]E14DIG[2]A18DIG[3]D16

谢谢！

您可能关注的文档

文档评论（0）

达芬奇 + 关注: 实名认证

文档贡献者

免责声明：本账号发布文档均来源于互联网公开资料,仅用于技术分享交流，不得从事商业活动，相关版权为原作者所有。如果侵犯了您的相关权利,请提出指正,我们将立即删除相关资料。

咨询Ta 进入空间

1亿VIP精品文档

更多 >

实验八综合设计.pptxVIP