原创力文档- 3
- 0
- 约6.99千字
- 约 7页
- 2024-04-03 发布于四川
- 举报
本发明公开了用于多芯片封装的凸块制备工艺，包括以下步骤：S1、在加工完成的芯片上端面沉积高密度等离子体层，S2、在高密度等离子体层的上端面沉积氮化硅层；S3、在氮化硅层的上端面涂覆抗反射涂层；S4、在抗反射涂层的上端面沉积光刻胶层；S5、采用刻蚀工艺从上到下刻蚀光刻胶层、抗反射涂层、氮化硅层和等离子体层形成洞；S6、挥发去除光刻胶层；S7、采用电镀工艺在洞内填充金属形成金属层；S8、对金属层的上端面进行平坦化处理，S9、在金属层的顶部电镀形成导电端子；S10、刻蚀去除抗反射涂层。本发明解决了现有
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号CN117810096A
(43)申请公布日2024.04.02
(21)申请号202211163981.2
(22)申请日2022.09.23
(71)申请人成都高真科技有限公司
地址61
文档评论（0）