脉冲信号参数测量仪.docVIP

1.设计方案工作原理

选择

本方案主要由THS3001缓冲模块、AGC自动增益模块、TLV3501高速比较模块、ADS1115模块组成，实现脉冲信号频率、占空比、幅度、上升时间测量。

1、主控部件选择

方案一：采用CPLD作为参数测量仪的主控芯片，完成参数测量及实时显示等全部功能。CPLD具有可编程和大规模集成的特点，此方案可以使电路大为简化，但此设计仅使用PLD不能充分发挥其特点及优势，导致系统性能降低。因此不采用此方案。

方案二：采用FPGA作为主控芯片，FPGA外围拓展功能更多，但在运行速度、编程灵活性以及使用方便性上CPLD优于FPGA,即在电路结构上FPGA更复杂，因此不采用此方案。

方案三：采用CPLD和单片机相结合的方案。分别利用CPLD在信号处理高速稳定方面以及单片机在逻辑运算、智能控制方面的优越性，使得电路不仅能够简化，而且能够达到设计要求，因此选择方案三。

2、频率测量

方案一：采用周期法。需要有标准倍的频率，在待测信号的一个周期内，记录标准频率的周期数，这种方法的计数值会产生±1个脉冲误差，并且测试精度与计数器中的记录的数值有关，为了保证测试精度，测周期法仅适用于低频信号的测量。

方案二：采用测频法。测频法就是在确定的闸门时间内，记录被测信号的脉冲个数。这种方法的计数值也会产生±1个脉冲误差，并且测试精度与计数器中的记录的数值有关，不便于高频信号的测量。

方案三：采用等精度频率测量法，其精确门限由被测信号和预置门共同控制，测量精度与被测信号的频率无关，只与基准信号的频率和稳压度有关，可以保证在整个测量频段内测量精度不变，因此选用第三种方案。

标准矩形脉冲信号发生器用CPLD计数器计时产生并经过电路处理显示。

图1系统总框图

2.核心部件电路设计

高速缓冲电路图如图2所示，高速缓冲电路设计使用THS3001芯片，为满足设计要求输入阻抗50Ω，并考虑满足AGC输入电压，将信号源输入电压通过输入输出阻抗间的匹配缩小到原来的六分之一，即使后级AGC的输入信号幅值为原信号的六分之一。

图2高速缓冲电路

利用可变增益放大器VCA810根据反馈电压自动调节放大倍数。使用高速比较器AD8561构成的过零比较器与后级的检波电路构成负反馈自动调节系统。AD8561比较的是VCA810输出信号和预设电压，利用二极管和RC对比较器的输出信号进行检波，TL082将检波得到的电压转换至VCA810的控制电压范围内，使得VCA810能够正常工作。为了降低干扰，因此在后级连接高速放大器OPA690，能起到缓冲作用，提高放大器的带负载能力。自动增益电路如图3所示。

图3AGC自动增益电路图

比较器电路将信号转换成方波信号。在本设计中为测量上升时间，设计两路比较电路，将阈值电压分别设置为AGC的输出电压的10%和90%，同时接入到CPLD，利用CPLD计数测出信号上升时间。同时CPLD根据任意一路接受到的信号测出原始信号的频率、占空比。高速比较器电路如图4所示。

图4高速比较器

利用TI公司的OPA690将CPLD产生的脉冲信号的幅值调整到设计要求5V。放大电路如图5所示。

图5幅值检测电路

3.系统软件设计分析

本系统程序及数字控制部分由基于CPLD的数据采集处理和基于MSP430F169的控制显示两部分构成。软件框图如图6所示。

图6软件框图

1、等精度频率测量

当方波预置门控信号由低变为高电平时，被测信号上升沿启动D触发器，由D触发器的R端同时启动可控计数器CNT1和CNT2同时计数，当预置门为低电平时，随后而至的被测信号使可控计数器同时关闭。设Fx整被测信号，Fs为基准频率信号，若在一次预置门高电平脉宽时间内被测信号计数值为Nx,基准频率计数值为Ns，则有：Fx=(FS/Ns)Nx

μs。频率测量原理如图7所示。

图7等精度频率测量原理图

4.竞赛工作环境条件

TINA,Multisim,FilterPro,QuartusⅡ,AltiumDesigner

表1测试仪器

序号

名称、型号、规格

数量

1

RIGOLDG4102信号发生器

1

2

RIGOLDS2202A示波器

1

3

FLUKE18B万用电表

1

4

自制±5V、±12V稳压电源

1

5.作品成效总结分析

表2频率测试结果

信号幅度（V）

5

10

输入频率（Hz）

测量值

相对误差

测量值

相对误差

测量值

相对误差

11

1K

测试方法：使输入信号幅值设置为100mV时，分别测试10Hz、1KHz、2MHz频率下信号对应的占空比，记录数据如表3所示。

表3占空比测试结果

输入频率（Hz）

10