原创力文档- 1、本文档共4页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
深圳大学实验报告
实验课程名称： 数字电路
实验项目名称： 4.6全加器
学院： 信息工程学院
专业： 电子信息工程
报告人：_学号：班级：
指导教师：
实验时间：
实验报告提交时间:
2013-11-20
一.实验说明：
相加时不考虑进位的二进制加法则称为半加，所用的电路叫做半加器。相加时考虑来自低位的进位的二进制加法则称为全加，所用的电路叫做全加器。它有三个输入端An、端、CnT,CnT为低位的进位输入端:两个输入端Cn、Fn。两个多位数相加是每一位都是带进位相加的，所以必须用全加器。这时，只要依次将低一位的进位输出接到高位的进位输入就可构成多位加法器了。74LS283是中规模集成四位二进制全加器。
图2.3.174LS283引脚排列图
全加器除完成加法运算外，还可用来产生组合逻辑函数。若某一逻辑函数的输出恰好等于输入代码表示的数值加上另外一个常数或有同一组输入变量组成的代码时，则使用全加器往往会达到设计简单的效果。
二、实验设备：
.RXB-1B数字电路实验箱
.器件：
74LS54 4路2-3-3-2输入与或非门
74LS283 4位二进制超前进位全加器
74LS48 4线至七段译码器/驱动器（BCC输入，有上拉电阻）
共阴极七段显示数码管
三、实验内容及过程:
任务一：74LS283的功能测试
自行设计实验电路和记录表格。输入端接数字电路实验箱的逻辑开关、输出端接数字电路实验箱的电平指示灯，观察输出结果R及进位Cn,并记录下来。
任务二：用全加器74LS283设计一个代码转换电路，把四位余3码用十进制数在LED七段数码管上显示出来。
（一）设计方法提示
（1）通过余3码与8421BCD码对应关系（如表4-4所示）找出两种制之间的关系，从而得到码制变换电路。8421BCD码到七段数码管的译码及驱动可采用74LS48,显示可用七段数码管。
（2）自行查找集成电路数据手册。查看74LS48的功能和外引脚排列图。
（二）实验方法提示
按设计的电路连线，将余3码输入端d3、d2、dkdO分别接到四个逻辑开关，按表231所列出的余3码设置四个逻辑开关的状态，记录七段数码管的数字，验证是否符合要求。
表4?4余3码与8421BCD码对应表
十进制数
8421码
余3码
0
0000
0011
1
0001
0100
2
0010
0101
3
0011
0110
4
0100
0111
5
0101
1000
6
0110
1001
7
0111
1010
8
1000
1011
9
1001
1100
四、数据处理分析:
画出任务二中的实验电路:
思考与讨论：实验中有时会发现部分逻辑输入指示灯的颜色只是显示很暗的红色，导致影响了该电路的逻辑功能，所以经过检测，确定为该逻辑输入为接触不好导致的，所以更换接口即可解决问题，给我们的启示是要善于发现，善于去检测实验电路中出现的意外情况，提高解决分析问题的能力；
五、实验结果与讨论：
本实验中，测试了74LS283的逻辑功能，并设计了一个代码转换电路，把四位余3码用十进制数在LED七段数码管上显示出来，基本完成了实验要求。
指导教师批阅意见:
成绩评定:
指导教师签字：
年月日
文档评论（0）