触发器实验报告.docVIP

深圳大学实验报告

课程名称:数字电路与逻辑设计

实验项目名称:集成触发器功能测试及转换

学院:计算机与软件学院

专业:软件工程

指导教师:俞航

报告人:彭瑜祺学号:2012150294班级:6班

实验时间:2013-12-2

实验报告提交时间:

教务部制

实验目的与要求:

实验目的:

(1)熟悉并掌握RS、D、JK、T触发器的构成、工作原理和功能测试方法;

(2)掌握不同逻辑功能触发器的相互转换;

(3)掌握三态触发器和锁存器的功能及使用方法;

(4)学会触发器、三态触发器、锁存器的应用。

预习要求:

(1)复习各种触发器的工作原理、逻辑功能及不同结构形式触发器的触发方式、

工作特性;

(2)熟悉集成D触发器、JK触发器、三态输出RS触发器、D锁存器的引脚排列

及功能;

(3)复习各种触发器之间的功能转换方法。

实验报告要求:

(1)整理实验数据并填表;

(2)写出任务二、任务三的实验步骤并画出实验接线图;

(3)画出任务三的接线图及相应表格;

(4)总结各类触发器的特点。

方法、步骤:

任务一维持-阻塞型D触发器的功能测试

74LS74的引脚排列图如图4-19所示。图中，S、R端分别为异步置1端、置0端(或DD

称异步置位、复位端)，CP为时钟脉冲端。

1R114VDCC

1D2132RD

1CP3122D

1S474LS74112CPD

1Q5102SD

1Q692Q

GND782Q

图4-1974LS74芯片的引脚排列图

试按下面步骤做实验:

(1)分别在S、R端加低电平，观察并记录Q、Q端的状态。当S、R端同时加低DDDD电平时，输出将为高电平，当时此时如果S、R端再同时加高电平，对应的输出状态是不DD

确定的。

(2)令S、R端为高电平，D端分别接入高、低电平，同时用手动脉冲作为CP，然DD

后观察并记录当CP为0-1时Q端状态。

(3)当S=R=1、CP=0(或CP=1)时，改变D端信号，然后观察Q端的状态是否变DD

化。整理上述实验数据，并将结果填入表4-5中。

(4)令S=R=1，将D和Q端相连，CP加入1kHz连续脉冲，然后用双踪示波器观DD

察并记录Q相对于CP的波形。

表4-5D触发器74LS74功能表

nn+1SRCPDQQDD

01XX0

1

10XX0

1

1100

1

1110

1

任务二下降沿J-K触发器功能测试

74LS76芯片的引脚排列图如图4-20所示。自拟实验步骤，测试其功能，并将结果填入

表4-6中。

表4-6双J-K下降沿触发器74LS76功能表

1CP1161Knn+1SRCPJKQQDD

1S2151QD01XXXX

1R3141QD10XXXX

1J474LS7613GND

110X0

V5122KCC

111X0

2CP6112Q

11X012S7102QD

11X112R892JD

图4-2074LS76芯片的引脚排列图

令J=K=1，且在CP端加入1kHz连续脉冲，然后用双踪示波器观察Q—CP波形，并与

D触发器D和Q端相连时观察到的Q端的波形相比较，看看有何异同点,

任务三触发器功能转换

(1)分别将D触发器和J-K触发器转换成T触发器，并列出表达式，画出实验接线图;(2)接入1kHz连续脉冲，观察各触发器CP及Q端波形，并比较两者的关系;(3)自拟实验数据表并填写之。

实验原理:

触发器是具有记忆作用的基本单元，在时序电路中时必不可少的。触发器具有两个基本性质:

?在一定条件下，触发器可以维持在两种稳定状态上(0或1状态之一保持不变);

?在一定的外加信号作用下，触发器可以从一种状态转变成另一种稳定状态(0-1或1-0)，也就是说，触发器可记忆二进制的0或1，故被用作二进制的存储单元。

触发器可以根据有无时钟脉冲分为两大类:基本触发器和钟控触发器。从逻辑功能，

即从触发器次态和现态以及输入信号之间的关系上，可以将钟控触发器分为RS触发器、D触发器、JK触发器、T触发器等几种类型。当CP有效时，

n+1nRS触发器的特性方程是:Q=S+RQ(约束条件:SR=0)

n+1D触发器的特性方程是:Q=Dn+1nnJK触发器的特性方程是:Q=JQ+KQ

n+1nnT触发器的特性方程是:Q=TQ+TQ

n+1nT’触发器的特性方程是:Q=Q

钟控触发器若按触发器方式，