DSP-TMS320C54X系列芯片结构与基本特征.ppt

2、比较选择存储单元CSSU通信领域常常用到维持比(Viterbi)算法，该算法需要完成大量的加法/比较/选择(ACS)运算。CSSU单元支持各种Viterbi算法，其中加法由ALU单元完成，将ST1中的C16置1，所有的双字指令都会变成双16位算术运算指令，这样ALU就可以在一个机器周期内完成两个16位数的加/减法运算，其结果分别存放在累加器的高16位和低16位中。CSSU可以最大限度地完成累加器高字与低字的比较操作，即选择累加器中较大的字，并存储在数据存储器中，且不改变状态寄存器ST0中的测试/控制位TC字段和状态转移寄存器TRN的值。CSSU利用优化的片内硬件加速Viterbi的蝶形运算。3、指数编码器指数编码器是一个专用硬件，它支持单周期指令EXP。它可以求出累加器中的指数值，并以二进制补码形式存放于T中。用EXP和NORM指令可以对累加器中的内容归一化，完成定点数和浮点数之间的转换。存储器映像CPU寄存器HOLDA：输出/高阻，CPU保持响应信号。MSC：输出/高阻，CPU微状态完成信号，软件等待到最后一个状态时发出。受到软件等待状态寄存器(SWWSR)的控制。IAQ：输出/高阻，表示正在执行指令的地址出现在地址总线上。其它主要是关于各片内外设I/O接口的引脚。第三章TMS320C54x的

基本结构和特征TMS320C54x系列有多种芯片型号，如表5.1，基本结构相同，主要区别是片内存储器容量、片内外设、供电电压和封装上3.1TMS320C54x的基本结构4条程序／数据总线PB、CB、DB、EB由CPU、存储器和片内外设组成。3.2CPU结构TMS320C54xCPU包括：40位算术逻辑运算单元ALU、40位累加器A和B、移位-16~30位的40位桶形移位器、乘法器/加法器单元、寻址单元和状态和控制寄存器。1、算术逻辑单元ALU使用算术逻辑单元(ALU)和两个累加器(A、B)能够完成二进制的补码运算，同时，ALU还能够完成布尔运算。算术逻辑单元的输入操作数可以来自：●16位的立即数；●数据存储器中的16位字；●暂存器T中的16位字；●数据存储器中读出的2个16位字；●累加器A或B中的40位数；●移位寄存器的输出。●即可完成双16位运算（C16=1），也可进行40位运算。累加器A和B都可以配置成乘法器/加法器或ALU的目的寄存器。40位的累加器A、B可以分成三部分分别映射在数据存储空间的0页：AL：8H，AH：9H，AG：AHBL：BH，BH：CH，BG：DH累加器的作用：累加器A和B都可以配置成乘法器/加法器或ALU的目的寄存器。提供ALU的另一个输入。可作为乘法器（只有A）/加法器的输入、通过桶形移位器实现移位和循环移位。AGAHAL39--3231--1615--0AAGAHAL39--3231--1615--0B安全位高字低字4、累加器A和B桶形移位器（40位）用来为输入的数据进行定标，可以进行以下操作：①ALU运算前，对来自数据存储器的操作数或者累加器的值进行定标；②对累加器的值进行算术或逻辑移位；③对累加器归一化处理；④对累加器的值存储到数据存储器之前进行定标。40位桶形移位器的输入端来自：①DB，取得16位输入数据；②DB和CB，取得32位输入数据；③40位累加器A或B。40位桶形移位器的输出端接至：①ALU的一个输入端；②CSSU单元输入端。5、桶形移位器桶形移位寄存器的控制：①操作数带符号位／不带符号位扩展控制：ST1寄存器的SXM位:当SXM＝1时，执行符号位扩展。②移位位数的控制：指令中的移位数就是移位的位数。正值表示左移，负值表示右移。移位数可以用以下方式定义：(1)指令操作数中给定的一个4或5位的立即数值表示一个移位数值，范围为(-16～15)。⑵状态寄存器STl的累加器移位方式(ASM)位，共5位，表示一个范围为-16～15的移位数。⑶T寄存器中最低6位的数值表示一个范围为-16～31的移位数。例如：ADDA，-4，B；累加器A右移4位后加到累加器B