第四章、组合逻辑电路.ppt

数字电子技术基础第三章组合逻辑电路组合逻辑的电路结构：信号从输入端逐级向输出传输，没有后级向前级的反馈。 Z1=f1（X1，X2，…，Xi） Z2=f2（X1，X2，…，Xi） ︰ Zj=fj（X1，X2，…，Xi）组合逻辑的电路特点：任何时刻电路的输出状态只与当前输入信号的状态有关，与电路原来的输出状态无关，没有记忆功能。3.1组合逻辑分析任务：根据电路图分析其输入、输出关系，确定电路功能。方法：1、根据电路图从输入到输出逐级写逻辑表达式；化简后分析电路功能。2、如果从表达式不能直接分析电路功能，可列真值表确定。例：分析下图电路的三个输出各对两个输入的一位二进制数A、B实现什么逻辑判断功能。解：1、由图列表达式2、列真值表3、分析逻辑功能输出为表示两个输入比较结果的开关量：F1表示A=B；F2表示A＜B；F3表示A＞B。电路为一位二进制数比较器，输出A大于B、A小于B、A=B三种判断结果。开关量：表示特定功能的一个变量。当功能实现时变量为有效电平。高电平有效：功能实现时变量为1，低电平有效：功能实现时变量为0。N种功能需要N个变量描述。编码量：以n个变量的一组特定组合（二进制码）共同表示一个功能。N种功能与n个变量的关系满足：2n-1﹤N≤2n。没有有效、无效之分。例：一位二进制数比较器可以用2个变量的组合表示三种比较结果。3.2组合逻辑电路的设计根据设计任务求实现逻辑功能的电路3.2.1采用逻辑门设计组合逻辑电路的步骤:1、分析任务要求，确定输入、输出变量及逻辑定义。2、根据逻辑问题的因果关系写逻辑表达式或列函数真值表，写标准与或表达式。3、化简逻辑函数得最简表达式或变换逻辑关系得满足设计要求的表达式形式。4、根据表达式画逻辑图，并检查电路的驱动或时间延迟等是否符合工程要求。3.2.3含无关项的组合逻辑电路设计1、不拒伪码利用对函数值没有影响的无关项化简函数使电路更简。（无关项对应的函数值可以为1或0）。变量输入为无关项时输出可能为1或为0。2、拒伪码无关项对应的函数值必须为0。变量输入为无关项时输出一定为0。3.2.4多输出函数的组合逻辑电路设计在化简函数时保留各函数的公共项部分，以使整个电路形式最简。七段显示器的结构——由8个发光二极管构成3.3组合逻辑中的竞争冒险电路输出信号与输入信号不符合应有的逻辑关系。例：AA≠0，A+A≠1，3.3.1竞争冒险的概念及其产生的原因竞争——由于信号通过逻辑门有传输时间延迟，同时输入电路的信号通过不同途径到达同一个门的时间有先后。冒险——由于竞争原因造成逻辑门错误输出干扰脉冲的现象。F=AA，在A信号的上升沿(0-1)产生正脉冲冒险

F=A+A，在A信号的下降沿(1-0)产生负脉冲冒险3.3.2消除竞争冒险的方法1、增加封锁脉冲输入信号改变时，封锁信号有效，逻辑门输出不能改变;输入信号稳定后，封锁信号无效，允许逻辑门输出改变。封锁与门的脉冲为0，封锁或门的脉冲为1。2、增加选通脉冲输入信号改变时，选通信号无效，封锁逻辑门;输入信号稳定后，选通信号有效，允许逻辑门输出改变。选通与门的脉冲为1，选通或门的脉冲为0。需要考虑封锁信号、选通信号与输入信号的时序关系。3、接滤波电容利用电容的充放电作用消除冒险产生的窄脉冲（容量约几百皮法），但对正常信号脉冲波形也有影响。4、修改逻辑设计

若卡诺图中乘积项相邻(圈相切),当相邻项取值不同的信号变化时将存在竞争冒险。(取值相同的信号满足逻辑值)

可改变电路,增加冗余项（包含相切圈的相邻最小项）代表的逻辑门，屏蔽互补信号的影响。例：F=AB+BC当A=“1”且C=“1”时，F=B+B。在B信号的下降沿，由于B滞后于B，使F=“0”，产生负脉冲冒险。增加冗余项AC，使：F=AB+BC=AB+BC+AC当A=“1”且C=“1”时，F=B+B+1=“1”，封锁或门,消除冒险。3.4常用中规模组合逻辑标准构件集成电路规模的划分小规模集成电路SSI——器件集成。如与非门等中规模集成电路MSI——构件集成。如数据选择器、译码器、编码器、计数器、寄存器等。大规模集成电路LSI——子系统集成。LCD控制器、按键显示扫描管理器等。超大规模集成电路VLSI——系统集成。单片机、处理器（CPU）等。3.4.1编码器输入N个开关量，输出n位二进制码