- 1、本文档共6页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
Cisco12000系列互联网路由器体系结构:分组交换
简介
先决条件
要求
使用的组件
规则
背景信息
分组交换:概述
分组交换:引擎0和引擎1线卡
分组交换:引擎2线卡
分组交换:跨结构交换信元
分组交换:传送信息包
信息包流汇总
相关信息
简介
本文检查Cisco12000SERIES互联网路由器的最重要的结构上元素--交换信息包。交换信息包是完全不同的与任何共享内存或基于总线
的思科体系结构。通过使用Crossbar结构,Cisco12000提供非常很多带宽和可扩展性。此外,12000使用虚拟输出队列排除在交换
矩阵内的HeadofLine封闭。
先决条件
要求
本文档没有任何特定的要求。
使用的组件
本文档中的信息基于下列硬件:
Cisco12000系列互联网路由器
本文档中的信息都是基于特定环境中的设备编写的。本文档中使用的所有设备最初均采用原始(默认)配置。如果您使用的是
真实网络,请确保您已经了解所有命令的潜在影响。
规则
有关文档规则的详细信息,请参阅Cisco技术提示规则。
背景信息
(在Cisco12000的交换决定由线卡(LCs)完成。对于一些LCs,的Application-specificintegratedcircuit(ASIC)实际上转换
数据包。DistributedCiscoExpressForwarding(DCEF)是唯一的交换方法联机。
注释:引擎0,1和2不是思科开发的的引擎。有也引擎3,4和4+线卡,与跟随的。引擎3板卡能够以线路速率执行边缘功
能。第3层引擎越高,在硬件换的数据包就越多。您能找到关于不同线路卡的一些有用的信息可用为他们在Cisco12000SERIES
互联网路由器的Cisco12000系列路由器和引擎:常见问题。
分组交换:概述
数据包由进入线路卡(LC)总是转发。出口LC只执行例如是依据队列的出站服务质量(QoS)(随机早期检测(WRED)或承诺接入速率
(CAR))。使用DistributedCiscoExpressForwarding(DCEF),大多数据包由LC交换。仅控制数据包(例如路由更新)被发送对处理
的千兆路由处理器(GRP)。信息包交换的路径取决于在LC使用的交换引擎种类。
这是发生了什么,当数据包来在:
1.数据包进入物理层接口模块(PLIM)。多种事发生此处:
收发器把光信号变成电一个(多数CSR线卡有光纤连接器)
L2帧删除(神志正常,异步传输模式(ATM)、以太网,高级数据链路控制(HDLC)/点对点协议-PPP)
ATM信元被重新召集
失败循环冗余冗余校验的数据包(CRC)丢弃
2.因为数据包接收并且处理,它是直接器到呼叫“先入先出(FIFO)分段的”一个小(大约2个x最大传输单元(MTU)缓
冲区)内存。相当数量此内存取决于LC种类(从128KB到1MB)。
3.一旦数据包完全在FIFO内存,在PLIM的application-specificintegratedcircuit(ASIC)与缓冲区管理ASIC(BMA)联系并且请
求缓冲区放置数据包。BMA告诉什么大小数据包是,并且相应地分配缓冲区。如果BMA不能获得适当大小的缓冲区,数据包丢弃,
并且ignore计数器在流入接口被增加。没有回退机制如同一些其他平台。当这继续时,PLIM可能接收在FIFO突发内存的另一
数据包,是它为什么在大小上是2xMTU。
4.如果有在正确队列的一空闲缓存联机,数据包由在适当的大小的自由队列列表的BMA。此缓冲区在自然状态的队列被放置,
由萨尔萨ASIC或R5KCPU检查。R5KCPU通过咨询其在动态RAM(DRAM)的本地dCEF表确定数据包的目的地,然后移动缓冲区从自然
状态的队列向ToFabric队列与目的地地址槽相应。
如果目的地不在CEF表里,数据包丢弃。如果数据包是控制数据包(例如,路由更新),排队对GRP的队列,并且由GRP处理。有17
个Tofab队列(16单播,加上1组播)。有每线卡一个tofab队列(这包括RP)。这些队列叫作“虚拟输出队列”,并且是重要,以便
head-of-line
您可能关注的文档
- 资料内容20134-通过din en iso 9001 vda t guangzhou hitachi.pdf
- 电路图期继电器位置分配奥迪英s18l.pdf
- siemens-plm matsushita electronics zh 63123 a10西门子松下电子.pdf
- 2024年公职人员考试时事政治试题库ab卷.docx
- 2024年演出经纪人之演出经纪实务自测提分题库【典优】.docx
- 2024年度上海市保密知识考试教育测试带答案(完整版).docx
- 2024年保密知识测试题及参考答案(考试直接用).docx
- 2024年保密知识考试教育考试试卷附参考答案(培优).docx
- 2023年1月浙江省普通高校招生选考化学试卷.doc
- 中考压轴题精选.docx
文档评论(0)