《数字逻辑电路》试题及参考答案.docxVIP

第PAGE10页/共6页

填空题（40分，每空2分，除非特殊声明）

1、(57.25)10=(111001.01)2=(71.2)8;-26的二进制反码为（100101），补码为（100110）。（每空一分）

2、为了给345位同学进行2进制编码，至少需要（9）位编码位数

3、写出图1中Y=(同或)

图1

4.在图2中，当输入为高电平，C端接地，则输出为(高阻抗)

图2

5.Y=（A+(BC)’）’+D,则Y’=((A+B’+C’)D’)

T1T26.在图3中，T1属于P沟道增强型三极管。当输入Ui为高电平时，___T2___导通，输出Uo为__低电平_____。

T1

T2

图3

7.组合逻辑电路和时序逻辑电路的根本区别在于_组合电路无记忆功能，时序电路有记忆功能，_体现在电路上为：___组合电路无反馈，时序电路有反馈____。

8.请写出JK触发器的特性方程___Q*=JQ’+K’Q_______________.

9.用JK触发器转换为T触发器功能，那么J=T；K=T。（每空一分）

10.为构成4096×8的RAM，需要8片1024×4的RAM。

11.状态机分为米利和摩尔两种类型，某状态机电路，输入为X、状态变量为Q0Q1Q2，若输出为Y=X’Q0Q2’，则该状态机属于米利型。

12.施密特触发器、单稳态触发器和多谐振荡器中，__施密特触发器_____的稳态数最多。

13.10位倒T电阻网络DA转换器。如图4，当输入为1000000000时，输出电压为Vo=5V则VREF为10V。

图3图2图

图3

图2

图SEQ图\*ARABIC1

14.某D/A转换器中，输入的数字量为8位，则其理论转换精度为___1/255_______。

9、图2中，用555定时器组成的多谐振荡器电路中，若R1=10kΩ，R2=5kΩ,C=0.01μF，Vcc=10V，则该电路的震荡频率为5/ln2=7.2kHz。

15.如图3所示，用ROM产生输出为Y3Y2Y1Y0的组合逻辑。若ROM起始地址为全0，则地址1110B的存储单元中的二进制值为（0100）。Y3=A’B’CD+AB’CD；Y2=ABD’+A’CD+AB’C’D’；Y1=AB’CD’+BC’D；Y0=A’D’。

图4

16.对于逐次渐进型A/D转换器，有N位输出，需要___N+2_________个时钟周期。

二、计算、分析与简答（20分）

某TTL电路如下图所示，所有参数均如下图所描述。请计算回答：（1）当输入为低电平时，T工作在什么状态？（2）当输入为高电平时，T工作在什么状态？（6分）

(1)当输入为低电平时：

2分

（2）当输入为高电平时：

首先，假设三极管截止，则：

所以，三极管处于导通状态，VBE=0.7V4分

6分

简述，在组合电路中，“竞争—冒险”产生的根本原因，以及能够消去“竞争—冒险”的一些方法。（4分）

解：竞争：信号经由不同的途径到达某一会合点的时间有先有后

冒险：由于竞争而引起电路输出发生瞬间错误现象2分

消除方法：（1）增加冗余项，修改逻辑设计

（2）吸收法，在输出端加小电容C可以消除由于竞争冒险产生的毛刺。但是输出波形的前后沿将变坏,在对波形要求较严格时，应再加整形电路。

（3）取样法，电路稳定后加入取样脉冲，在取样脉冲作用期间输出的

信号才有效，可以避免毛刺影响输出波形。2分

如下图所示，555定时器构成的触发器。电源电压VCC=15V，输入电压VI最大幅值12V，请计算出上、下阈值电压VT+、VT-，并画出输出vo的波形图。（5分）

VT+=（2/3）*VCC=10V;1分

VT-=(1/3)*VCC=5V;2分

在输入电压Vi上升时当Vi10V,输出为高电平。4分

在输入电压Vi下降时当Vi5V,输出为低电平。5分

因此输出波形图如上所示。

请从CLK以及约束条件的角度，简要阐述SR电平触发器、JK脉冲触发器以及D边沿触发器（其电路图分别如下所示）各自的特点。（5分）

SR电平触发器：在CLK为高电平期间输出随输入可以变化多次，SR约束为SR=0;2分

JK脉冲触发器：在一个CLK周期内输出仅改变一次。但其输出取决于整个CLK周期内变化情况，SR约束为接触SR约束。4分

D边沿触发器：在一个CLK周期内输出仅改变一次，且取决于上升沿（或者下降沿），无SR约束。5分

三、组合电路、