实验十 彩灯控制器设计与实现.pdfVIP

实验十彩灯控制器设计与实现报告

一、实验目的

1、进一步掌握VHDL语言的基本结构及设计的输入方法。

2、掌握VHDL语言中状态机的设计与实现。

3、掌握层次化设计混合编程方法和元件例化语句的使用方法。

二、实验原理及内容

1、设计并实现一彩灯控制器，要有多种花型变化（至少设计4

种）；多种花型可以自动变换，循环往复；彩灯变换的快慢节拍可以

选择；彩灯控制器具有清零开关。

2、根据系统设计要求，现设计一个具有6种花型循环变化的彩

灯控制器。系统设计采用自顶向下的设计方法，系统的整体组装设计

原理图如图所示，它由时序控制模块和显示控制模块两部分组成。整

个系统有3个输入信号：系统时钟信号CLK，系统清零信号CLR和

控制彩灯节奏快慢的选择开关SPEED。9个输出信号LED[8..0]，分

别用于模拟彩灯。

系统整体设计原理图如下图所示，请编写SX、XS程序代码，分

析彩灯控制器实现过程，结合现已设计底层文件实现顶层元器件（采

用混合编程或VHDL文本编辑输入法）系统的设计，使之组成一个

完整系统。

图2.1系统整体组装设计原理图

3.模块设计

1)集成分频器模块

设计要求显示不同的彩灯的时候要伴随不同的音乐，所以设计分

频器来用不同的频率控制不同的音乐输出。

模块说明：

Rst:输入信号复位信号用来复位集成分频器的输出使输出为“0”，

及没有音乐输出。

Clk:输入信号模块的功能即为分频输入的频率信号。

Clk_4、clk_6、clk_8、clk_10：输出信号即为分频模块对输入信号

clk的分频，分别为1/4分频输出、1/6分频输出、1/8分频输出、1/10

分频输出。

图2.2集成分频器

2)32进制计数器模块

32进制模块用来控制彩灯输出模块，即确定彩灯控制器的不同的

输出。

Rst:输入信号复位信号用来复位32进制使其输出为“00000”。

Clk:输入信号用来给模块提供工作频率。

Count_out[4..0]:输出信号即为32进制计数器的输出。

图2.3进制计数器

3)彩灯控制模块

彩灯控制模块用来直接控制彩灯的输出，使彩灯表现出不同的花

样。

Rst:输入信号使彩灯控制模块的输出为，即让彩灯无

输出。

Input[4..0]:输入信号不同的输入使彩灯控制模块有不同的输出即彩

灯显示出不同的花样。

Output[7..0]:输出信号直接与彩灯相连来控制彩灯。

图2.4彩灯控制模块

4)4选1选择器模块

Rst:输入信号复位信号使选择器的输出为“0”。

In1、in2、in3、in4：输入信号接分频器的输出。

Inp[1..0]:输入信号接4进制计数器的输出用来控制选择器的选择不

同的输入选择不同的输出。

Output：输出信号直接接扬声器即输出的是不同的频率来控制扬声

器播放音乐。

图2.5选1选择器

5)4进制计数器模块

4进制计数器作为选择器的输入来控制选择器选择不同的频率作

为输出控制扬声器工作。

Clk:输入信号来为计数器提供工作频率。

Rst:输入信号复位信号使计数器的输出为“00”。

图2.6进制计数器

三、程序代码：

LIBRARYieee;

USEieee.std_logic_1164.all;

ENTITYfenpinqiIS

PORT

(

clk,rst:INstd_logic;

clk_10,clk_4,clk_6,clk_8:OUTstd_logic

);

ENDfenpi