VHDL频率计设计_原创精品文档.pdfVIP

VHDL频率计设计

数字频率计是利用EDA技术设计的被测信号频率的一种测量工具。它不仅

可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率，

而且还可以测量它们的周期。经过改造，可以测量脉冲宽度，做成数字式脉宽测

量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。因此数字频率

计在测量物理量方面应用广泛。本设计介绍了一种自顶向下分层设计多功能十进

制显示的数字频率计。该频率计采用VHDL硬件描述语言编程,QuartusII为开

发环境，极大地减少了硬件资源的占用。该数字频率计的测量范围为lHz～

10KHz，响应时间小于等于15秒；其测试结果由4只七段数码管稳定显示，测量

误差小于等于1％。由仿真波形与分析结果表明，所设计的电路通过硬件仿真

能够满足数字频率计的功能要求，具有理论与实践意义，实现了电子电路自动化

的过程。数字频率计模块划分的设计具有相对独立性，可以对模块单独进行设计、

调试和修改，缩短了设计周期,方便移植。在不更改硬件电路的基础上，对系统

进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可

靠、抗干扰性强和现场可编程等优点。

目录

1引言v

2概述1

2.1设计概述1

2.2设计内容1

2.3设计原理1

2.4设计功能2

3技术与开发工具3

3.1VHDL简介3

3.1.1简介3

3.1.2VHDL程序组成部分4

3.1.3VHDL系统优势5

3.2QuartusII5

3.2.1软件简介5

3.2.2软件功能5

1

3.2.3设计流程6

4系统分析7

4.1数字频率计的设计任务及要求7

4.2模块的划分7

4.3设计分析8

5各功能模块基于VHDL的设计9

5.1时基产生与测频时序控制电路模块的VHDL源程序9

5.2待测信号脉冲计数电路模块的VHDL源程序10

5.2.1十进制加法计数器的VHDL源程序10

5.2.2待测信号脉冲计数器的VHDL源程序12

5.3锁存与译码显示控制电路模块的VHDL源程序12

5.3.1译码显示电路的VHDL源程序…………12

5.3.2锁存与译码显示控制模块的VHDL源程序……………12

5.4顶层电路的VHDL源程序13

6数字频率计波形仿真15

6.1时基产生与测频时序控制电路模块的仿真15

6.2待测信号脉冲计数电路模块的仿真15

6.2.1十进制加法计数器的仿真15

6.2.2待测信号脉冲计数器的仿真16

6.3锁存与译码显示控制电路模块的仿真16

6.3.1译码显示电路的仿真16

6.3.2锁存与译码显示控制模块的仿真17

6.4数字频率计系统的仿真18

结论19

1引言

所谓频率，就是周期性信号在单位时间（1s）里变化的次数。本频率计设计

测量频率的基本原理是，首先让被测信号与标准信号一起通过一个闸门，然后用

计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，

最后用显示译码器，把锁存的结果用LED数码显示管显示出来。

根据数字频率计的基本原理，本文设计方案分为三个模块，即时基产生与测

频时序控制电路模块、待测信号脉冲计数电路模块和锁存与译码显示控制电路模

块，并且分别用VHDL对其进行编程，实现了闸门控制信号、计数电路、锁存电

2

路、显示电路等。

本频率计设计还可以测量周期性信号，其基本原理与测量频率的基本原理基

本一样，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号

脉冲的个数，把被测信号一个周期内标准基准信号的脉冲计数的结果，用锁存器

锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来。

2概述

2.1设计概述

本数字频