逻辑电路课件数字电路首页.pptxVIP

第二章逻辑门电路第三章组合逻辑电路第四章时序逻辑电路引论第五章时序逻辑电路的分析与设计第六章存储器和可编程逻辑器件第七章脉冲信号的产生与整形第一章数字逻辑基础

1.1数制与BCD码1.1.1常用数制1.1.2几种简单的编码回目录第一章.数字逻辑基础1.2逻辑代数基础1.2.1基本逻辑运算1.2.2复合逻辑运算1.2.3逻辑电平及正、负逻辑下一页

1.2.6逻辑函数的化简1.2.5逻辑函数的标准形式1.2.4基本定律和规则上一页回目录

2.1晶体管的开关特性2.1.1半导体二极管的开关特性2.1.2半导体三极管的开关特性2.1.3MOS管的开关特性下一页回目录第二章.逻辑门电路2.2分立元件门电路2.2.1二极管门电路2.2.2三极管门电路

2.3TTL门电路2.3.1TTL与非门典型电路及其工作原理2.3.2TTL与非门的电压传输特性2.3.5改进型TTL门电路2.3.6其它类型的TTL门电路2.3.3TTL与非门的静态输入与输出特性2.3.4TTL与非门的动态特性2.4ECL门电路(EmitterCoupledLogic)2.4.1ECL门电路的工作原理下一页回目录上一页

上一页2.5MOS门电路2.5.1NMOS门电路2.5.2CMOS门电路(ComplementarySymmetryMOS)2.6TTL与CMOS电路的接口回目录2.4.2ECL门电路的主要特点

第三章.组合逻辑电路下一页回目录3.1由基本逻辑门构成的组合电路的分析和设计3.1.1组合电路的一般分析方法3.1.2组合电路的一般设计方法3.2MSI构成的组合逻辑电路3.2.1自顶向下的模块化设计方法3.2.2编码器3.2.3译码器

3.2.4数据选择器3.2.5数据分配器3.2.6算术运算电路3.2.7数值比较器3.3组合电路设计举例:算术逻辑单元(ALU)3.4组合逻辑电路中的冒险3.4.1产生冒险的原因3.4.2消去冒险的方法回目录上一页

下一页4.2存储器件回目录第四章.时序逻辑电路引论4.1时序逻辑电路的基本概念4.1.1时序逻辑电路的结构模型4.1.2状态表和状态图4.3锁存器4.3.1RS锁存器4.3.2门控RS锁存器

4.3.3D锁存器4.4触发器4.4.1主从触发器4.4.2边沿触发器4.5触发器逻辑功能的转换4.5.1代数法4.5.2图表法4.6触发器应用举例回目录上一页

回目录第五章.时序逻辑电路的分析与设计5.1MSI构成的时序逻辑电路5.1.1寄存器和移位寄存器5.1.2计数器5.1.3移位寄存器型计数器5.2时序逻辑电路的分析方法5.2.1同步时序逻辑电路的分析方法5.2.2异步时序逻辑电路的分析方法下一页

5.3同步时序逻辑电路设计方法5.3.1用SSI设计同步时序逻辑电路5.3.2用MSI设计同步时序逻辑电路上一页回目录

回目录下一页第六章.存储器和可编程逻辑器件6.1存储器6.1.1ROM(Read-OnlyMemory)6.1.2随机存取存储器(RAM)6.2可编程逻辑器件（PLD)6.2.1可编程阵列逻辑(PAL)6.2.2通用阵列逻辑(GAL)6.2.3PLD的开发过程6.3VHDL语言

回目录上一页6.3.1VHDL基本结构与语法6.3.1.1VHDL的组成6.3.1.2实体（Entity)6.3.1.3结构体(Architecture)6.3.1.4程序包(Package)与USE语句6.3.1.5库(Library)6.3.1.6VHDL运算符6.3.1.7数据对象6.3.1.8VHDL常用语句下一页

6.3.1.9元件及元件例化6.3.1.10配置(configuration)6.3.1.11子程序6.3.1.12其他：属性、时钟的表示6.3.1.13VHDL的模板6.3.1.14常见错误6.3.1.15保留字上一页

下一页回首页第七章.脉冲信号的产生与整形7.1555集成定时器7.1.15G555定时器的电路结构7.1.2定时器的逻辑功能7.2施密特触发器7.2.1用555定时器构成施密特触发器7.2.2集成施密特触发器7.2.3施密特触发器的应用