原创力文档- 1、本文档共9页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
1.主机总线接口功能概述
主机总线接口（HBI）模块提供高速异步从接口，简化了器件与主机系统之间的通信。HBI允许访问系统CSR、内部FIFO和存储器，并基于字节顺序选择来处理字节交换。
HBI提供的功能如下：
（1）地址总线输入
支持两种寻址模式，分别是复用地址/数据总线和支持地址变址寄存器访问的多路复用地址总线。模式选择通过配置输入来完成。
;（2）可选数据总线宽度
主机数据总线宽度是可选的。支持16位和8位数据模式。该选择通过配置输入来完成。写入数据时，HBI执行字节/字到双字汇编；读取数据时，HBI会保持跟踪字节/字的长度。在16位模式下，不支持单字节访问。
（3）可选读/写控制模式
提供两种控制模式。单独的读取和写入引脚或者使能和方向引脚。模式选择通过配置输入来完成。
（4）可选控制线极性
片选、读/写和地址锁存信号的极性可通过配置输入选择。;（5）动态字节顺序控制
HBI支持基于字节顺序信号选择大尾数法和小尾数法的主机字节顺序。该高度灵活的接口提供混合字节顺序的方法来访问寄存器和存储器。根据器件寻址模式的不同，该信号可以是受配置寄存器控制的信号，或者作为选通地址输入的一部分。
（6）直接FIFO访问
FIFO直接选择信号将直接对EtherCAT过程RAM写数据FIFO（仅复用地址模式）执行所有主机写操作，并且直接从EtherCAT过程RAM读数据FIFO（仅复用地址模式）执行所有主机读操作。该信号作为地址输入的一部分选通。
2.读/写控制信号和极性
（1）器件支持两种不同的读/写信号方法
读（RD）和写（WR）选通是单独引脚上的输入；
;读信号和写信号从使能输入（ENB）和方向输入（RD_WR）解码。
（2）器件支持对以下各项进行极性控制
芯片选择输入（CS）；
读选通（RD）/方向输入（RD_WR）；
写选通（WR）/使能输入（ENB）；
地址锁存控制（ALELO和ALEHI）。
3.复用地址/数据模式
在复用地址/数据模式下，地址、FIFO直接选择和字节顺序选择输入与数据总线共用。支持两种方法，即单阶段地址（利用多达16个地址/数据引脚）和双阶段地址（仅利用低8位数据位）。
;（1）地址锁存周期
1）单阶段地址锁存
2）双阶段地址锁存
3??地址位到地址/数据引脚的映射
4）字节顺序选择到地址/数据引脚的映射
5）FIFO直接选择到地址/数据引脚的映射
（2）数据周期
主机数据总线可以是16位或8位宽，而所有内部寄存器均是32位宽。在8位或16位数据模式下，主机总线接口执行字/字节到双字的转换。要执行读/写操作，需要在同一双字中执行两次或四次连续访问。
;1）写周期
当CS和WR有效时（或当ENB有效且RD_WR指示写操作时），将发生写周期。地址锁存周期期间已捕捉主机地址和字节顺序。
在写周期的后沿（WR、CS或ENB变为无效），主机数据将被捕捉到HBI中的寄存器内。根据总线宽度的不同，捕捉的数据可以是字或字节。对于8位或16位数据模式，其用作为双字汇编，受影响的字或字节由低地址输入确定。此时，字节交换也是基于字节顺序完成的。
①初始化后的写操作
器件初始化之后，来自主机总线的写操作将被忽略，直至执行读周期以后。
;②8位和16位访问
在8位或16位数据模式下，主机需要执行两次16位/四次8位写操作，才能完成一次双字传输。不存在顺序要求。主机可先访问低位或高位字/字节，前提是对其余的字或字节执行额外的写操作。
2）读周期
当CS和RD有效时（或当ENB有效且RD_WR指示读操作时），将发生读周期。地址锁存周期期间已捕捉主机地址和字节顺序。
在读周期开始时，会选择相应的寄存器，其中的数据会被驱动到数据引脚上。根据总线宽度的不同，读取的数据可以是字或字节。对于8位或16位数据模式，返回的字节或字由字节顺序和低地址输入确定。
;①初始化完成的轮询
器件初始化之前，HBI将不会返回有效数据。要确定HBI何时工作，应轮询字节顺序测试寄存器（BYTE_TEST）。每次轮询都应包含地址锁存周期和一个数据周期。一旦读取到正确的模式，即可认为接口为工作状态。此时，可以通过轮询硬件配置寄存器（HW_CFG）的器件就绪（READY）位来确定器件何时完全配置。
②8位和16位访问
对于某些寄存器访问，主机需要执行两次连续的16位/四次连续的8位读操作，才能完成一次双字传输。不存在顺序要求。主机可先访问低位或高位字或字节，前提是对其余的字或字节执行额外的读操作。
;读字节/字计数器保持跟踪读操作次数。该计数器与上述写计数器是相互独立的。在读周期的后沿，计数器递增计数。在最后一次读取双字时，会执行内部读操作以更新任何读取时更改CSR。
（3）ETHERCAT过程RAM数据FIFO访问
FIFO直接选择信号允许主机系统将
文档评论（0）