- 1、本文档共15页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
触发器构成的时序逻辑电路的设计
◆时序逻辑电路的设计是分析的逆过程。
◆已知设计要求,求满足要求的逻辑电路。
设计步骤
◆⑴画状态转换图或状态转换表。
◆⑵状态化简。
◆⑶确定触发器的数目,进行状态分配(状态编码)。
nn-1
根据2≥M2,确定触发器的数目。
◆⑷确定触发器类型并求出驱动方程和输出方程。
◆⑸按照驱动方程和输出方程画出逻辑图。
◆⑹检查所设计的电路能否自启动。
例:
试设计一个五进制加法计数器。
解:由于计数器能够在时钟脉冲作用下,自动地依次从一个状态
转换到下一个状态,所以计数器无信号输入,只有进位输出信号。
令进位输出C=1表示有进位输出,而C=0则表示无进位输出。
具体步骤
⑴画状态转换图或状态转换表。
五进制加法计数器应有五个有效状态。它的状态转换图如图所示。
/1
S0S1S2S3S4
/0/0/0/0
图5-50五进制加法计数器原始状态图
具体步骤
⑵状态化简
无等价状态。无需状态化简。
⑶状态分配
nn-1
有5个状态,M=5,根据2≥M2,得n=3。
三位二进制代码(三个触发器)八种组合中取其五种组合得二进制编码的状态转换图。
/1
000001010011100
/0/0/0/0
图5-51五进制加法计数器二进制编码状态图
具体步骤
⑷求状态方程、驱动方程、输出方程
根据状态转换图,画出次态卡诺图和进位输出的卡诺图,并将其分解成小卡
诺图。
Qn
1
Qn
0
/1Qn00011110
2
0001/0010/0100/0011/0
000001010011100
文档评论(0)