基于单片机、eda技术的波形发生器的设计.pdfVIP

基于单片机、eda技术的波形发生器的设计

篇一：基于单片机、EDA技术的波形发生器的

设计

基于单片机、EDA技术的波形发生器的

设计

发布日期:2006-06-01作者:王宝库来源:微计算机信息

摘要：本设计是基于单片机和EDA相结合的技术，用于产生

各种频率的正弦波、方波和三角波，其幅值0～5V可调，幅

值步进为0.039V，频率步进为1Hz。

该波形发生器以单片机(MCS8031)为中心控制单元，由键盘输

入模块、数码管显示模块、D/A波形发生模块、幅值调整模块

组成。采用DDFS技术，先将要求的波形数据存储于EEPROM

中，这样可以保证掉电以后波形数据不丢失。

为了达到所要求的高速度，采用FPGA(ALTEAR公司

的EPF10K10LC84-4,晶振频率可达40MHz)来实现波形的发

生，通过DDFS技术（直接数字频率合成技术）、VHDL语

１

言和单片机汇编语言编程技术的完美结合实现了对正弦波、方波和

三角波三种波形的频率、幅值的设置和发生。

关键词：单片机技术EDA技术DDFS技术波形发生FPGAVHDL语言汇

编语言

随着深亚微米半导体技术的进步，可编程逻辑器件及EDA技术的应

用已经相当普及。基于可编程逻辑器件的高频性质和单片机强大的

数据处理功能，二者结合的技术也有相当的影响力。本设计中涉及

到单片机汇编语言、VHDL语言的运用，充分地利用了二者的优点，

制作了一套波形发生系统。

1系统设计

整体设计由三大模块组成：单片机控制部分、可编程逻辑器件

（FPGA）部分、模拟电路部分。其系统方框原理图如下所示：

波形发生采用DDS技术，可以很方便地产生各种高质量的波形，DDS

的基本原理是：先将要产生的波形数据存入波形发生器，然后通过

改变参考脉冲的频率，将波形数据传送给D／A转换器，滤波处理后

便可以输出光滑的合成波形。为了提高所产生的波形频率，采用高

频率特性的FPGA（ALTERA公司的EPF10K10LC84－4），后级电路采

用有较高的转换速度的DAC0832作为D/A转换。

1.1单片机部分

在设计中，采用MCS8031为处理器，P2.7作为8279的片选端，

P2.6作为FPGA的片选端，P2.5为DAC0832（a）的片选端。P0口

作为三者的低8位地址和数据线。单片机控制DAC0832（a），使其

２

输出为0～5V可变电压，作为DAC0832（b）的参考电压，于是可控

制输出波形的幅值。由于采用7位数据控制，精度可达到0.039V。

1.2FPGA模块

设计中我使用了ALTRA公司的MAXPLUSⅡ10.0系统，采用原理图和

VHDL语言编程相结合的形式，充分地发挥了FPGA的高速和现场可

编程的能力。

在FPGA中通过编程片内实现比例乘法器（cc14527），在单片机的

控制下，FPGA接收单片机传送过来的用户要求的波形数据及其频率

数据,并送到比例乘法器以产生所需要的输出频率值。顶层图如下：

其中：

P20作为FPGA的片选端，低电平有效，高电平时保持现有状态，与

单片机的P2.6相连。WR为FPGA的写信号，与单片机的写端口相连。

当P20为低电平时，单片机可向FPGA写数据，以达到传送命令以及

数据的目的。ALE为输入信号，与单片机的ALE信号相连，用于

FPGA片内锁存地址，配合WR信号进行单片机与FPGA的通讯。P0

［7..0］共8条数据线，为单片机P0口的接口，用于地址和数据的

传送。CLK为FPGA的基准频率（16MHz）。WR0832用于控制

DAC0832（b），与其WR端相连，在其下跳沿时DAC0832（b）可以

取到存储器中相应给定地址的数据。CE：用于控制EEPROM28C64，

与其片选端CE相连。CE1用于控制DAC0832（b），与其片选端CE

相连。ADDRESS［9..0］为EEPROM28C64的地址信号，用于取址。

EEPROM28C64中存有波形数据，单片机通过控制FPGA使其输出的频

率为用户所需频率的128倍，用于控制EEPROM28C64的输出值的频