基于小脚丫FPGA开发板的数字钟显示系统设计.docx

下载文档

1
0
约2.97万字
约 46页
2024-07-17 发布于广东
举报
版权申诉
保障服务

基于小脚丫FPGA开发板的数字钟显示系统设计.docx

1、本文档共46页，其中可免费阅读14页，需付费170金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。

基于小脚丫FPGA开发板的数字钟显示系统设计

摘要：本设计为多功能数字时钟，显示24小时计时周期的计时时间、分钟和秒；具有校正功能。该设计是使用EDA技术并把VerilogHDL作为主要逻辑语言的设计文件。EDA工具是VHDL语言开发的一个非常重要的工具。它是一种强大的工具，能够用计算机模拟设计过程中的任何环节或步骤，从而确保准确的设计。FPGA数字钟具有以下优点：高可靠性、快速擦除、有效计算、减少故障、简单设计、低质量和低容积。在这一设计中，将使用EP2C5T144最小系统开发板，该板由于尺寸小，易于并入周边电路，允许逻辑决策、数据计算、