八位采样保持电路设计.docx

八位采样保持电路设计

第PAGE1

第PAGE1页

摘要

采样保持电路是ADC电路中采集输入模拟信号电压值的单元电路。采样保持电路的性能如工作速度、采样精度和功耗等将决定整个ADC的性能。实现电路的高速、高精度、低功耗性能一直是研究的重点方向。

本设计要求是完成一个八位采样保持电路设计。为了使采样保持电路实现高精度，电路中的运算放大器采用折叠式共源共栅结构，满足整体电路输出摆幅大，速度快且功耗小的性能特点；在电路输入端选用栅压自举开关，选用NMOS晶体管作为开关电路的核心器件；并采用开关电容式共模反馈电路（CMFB）稳定运算放大器的静态工作点，保证输出节点的共模电平保