武汉理工大学华夏学院EDA复习题答案.pdfVIP

武汉理工大学华夏学院EDA复习题答案--第1页

1、IEEE标准的硬件描述语言是VerilogHDL和VHDL共同点是：能够形式化地抽象表示电路

的行为和结构；支持逻辑设计中层次与范围的描述：可借用高级语言的精巧结构来简化电路

行为的描述：具有电路仿真与验证机制以保证设计的正确性；支持电路描述由高层到低层的

综合转换；硬件描述与实现工艺无关；便于文档管理；易于理解和设计重用。

不同点：VerilogHDL是一种非常容易掌握的硬件描述语言，而VHDL掌握起来就比较困难。

2、把功能经过验证的、可综合的、实现后电路结构总门数在5000门以上的VerilogHDL模

型称之为“软核”。把在某一种现场可编程门阵列(FPGA)器件上实现的、经验证是正确的、

总门数在5000门以上电路结构编码文件称为“固核”。把在某一种专用集成电路工艺的(ASIC)

器件上实现的、经验证是正确的、总门数在5000门以上电路结构版图掩膜称为“硬核”。

3、什么叫综合？通过综合产生的是什么？通过综合工具把行为级描述的模块通过逻辑网表

自动转化为门级形式的模块叫综合。综合由EDA工具来完成。产生的是由与门，或门和非

门组成的加法器，比较器等组合逻辑。产生的模块很容易与某种工艺的基本元件逐一对应起

来，再通过布局布线工具自动地转变为某种工具工艺的电路布线结构。

4、仿真可以在几层面上进行？每个层面的仿真有什么意义？

分别为：前仿真，逻辑网表仿真，门级仿真和布线后仿真。

前仿真，逻辑网表仿真，门级仿真：可以调试和验证逻辑系统的设计和结构准确与否，并发

现问题及时修改。布线后仿真：分析设计的电路模块的运行是否正常。

5、模块由描述接口和描述逻辑功能两部分组成。

6、端口分为三种：输入口、输出口、输入/输出口。

7、reg型和wire型变量的差别是什么？reg型变量是寄存器型变量，wire型变量是连线型变

量。两者根本性的差别在于reg型变过量有个寄存器来存放变量，这个值只有变量发生改变

时才会改变否则保证原来的值不变，wire型变量的值不是确定的值。

8、由连续赋值语句assign赋值的变量能否是reg类型的？可以是reg类型的变量。

9、在always模块中被赋值的变量能否是wire类型的？如果不能，那么必须是什么类型的？

它们表示的一定是实际的寄存器吗？

不能。必须是reg类型的变量。他们表示的不一定是实际的寄存器。

10、参数类型的变量有什么用处？好处是可以提高程序的可读性和可维护性。

11、逻辑运算符与按位逻辑运算符有什么不同？用逻辑运算符时是两个操作数进行逻辑运

算，而按位逻辑运算符运算时是两个操作数对应的每一位进行逻辑运算。逻辑运算符多用于

条件的判断，按位逻辑运算符用于信号的运算和检测。

12、拼接符的作用是什么？为什么说合理地使用拼接符可以提高程序的可读性和可维护性？

拼接符的作用是把两个或多个信号的某些位拼接起来进行运算操作。因为借助拼接符可以用

一个符号名来表示由多位信号组成的复杂信号。其物理意义是将多个信号结合成一个信号。

13、如果都不带时间延迟，阻塞和非阻塞赋值有什么不同？

阻塞和非阻塞赋值的区别在阻塞时顺序执行而非阻塞时并行执行。举例：

非阻塞赋值：always@(posedgeclk)beginb=a;c=b;end

阻塞赋值：always@(posedgeclk)beginb=a;c=b;end

两种不同的赋值方式结果是不同的。非阻塞赋值中两条语句同时执行，结果是b=a，c=b。

而阻塞赋值两条语句是逐条执行的，先执行b=a后执行c=b，结果是c=b=a。

14、不断活动与不断执行有什么不同？

不断活动是always语句不断活动检查是否满足条件（如某个信号发生改变），不断执行