并行接口及定时计数技术课件.ppt

第9章并行接口及定时/计数技术;主要内容;9.1并行通信与并行接口;并行接口的输入过程：

外部设备首先将数据送给接口，并使状态线“数据输入准备好”成为高电平。接口把数据接收到数据输入缓冲寄存器的同时，使“数据输入回答”线变为高电平，作为对外部设备的响应。外部设备接到此信号，便撤除数据和“数据输入准备好”信号。数据到达接口中后，接口会在状态寄存器中设置“输入准备好”状态位，以便CPU对其进行查询，接口也可以在此时向CPU发一个中断请求。所以，CPU既可以用软件查询方式，也可以用中断方式来设法读取接口中的数据。CPU从并行接口中读取数据后，接口会自动清除状态寄存器中的“输入准备好”状态位，并且使数据总线处于高阻状态。此后，又可以开始下一个输入过程。;并行接口的输出过程：

每当外部设备从接口取走一个数据之后，接口就会将状态寄存器中的“输出准备好”状态位置“1”，以表示CPU当前可以往接口中输出数据，这个状态位可供CPU进行查询。此时，接口也可以向CPU发一个中断请求。所以，CPU既可以用软件查询方式，也可以用中断方式设法往接口中输出一个数据。当CPU输出的数据到达接口的输出缓冲寄存器中后，接口会自动清除“输出准备好”状态位，并且将数据送往外部设备，同时，接口往外部设备发送一个“驱动信号”来启动外部设备接收数据。外部设备被启动后，开始接收数据，并往接口发一个“数据输出回答”信号。接口收到此信号，便将状态寄存器中的“输出准备好”状态位重新置“1”，以便CPU输出下一个数据。;9.2可编程并行通信接口芯片8255A;8255A芯片内部结构及其功能;;;与处理器接口;8255A芯片的控制字及其工作方式;控制字;;工作方式0;方式1输入引脚：B端口;方式1输入联络信号;方式1输出引脚：A端口;方式1输出引脚：B端口;方式1的应用;;端口状态如下图所示;方式2-双向方式;方式2双向引脚;当端口A工作于方式2时，允许端口B工作方式0或方式1完成输入/输出功能，其方式控制字格式如下图所示。

;例题：8255A作为连接打印机的接口，工作于方式0，如下图所示：;现将A端口作为传送字符的通道，工作于??式0、输出方式；B端口未用；端口C也工作于方式0，PC2作为BUSY信号输入端，故PC3~PC0为输入方式，PC6作为STB信号输出端，故PC7~PC4为输出方式。

设8255A的端口地址为：

A端口：00D0H,B端口:00D2H,

C端口:00D4H,控制端口：00D6H

具体程序段如下：

PP:MOVAL,81H;控制字，使A,B,C三个端口均工作于方式0，A端口

OUT0D6H,AL;为输出，PC7~PC4为输出，PC3~PC0为输入。

MOVAL,0DH;用置0置1方式使PC6为1，即STB为高电平。

OUT0D6H,AL

LPST:INAL,0D4H;读端口C的值

ANDAL,04H

JNZLPST;如不为0，说明打印机忙，故等待。;MOVAL,CL

OUT0D0H,AL;如不忙，则把CL中字符送端口A。

MOVAL,0CH

OUT0D6H,AL;使STB为0

INCAL

OUT0D6H,AL;再使STB为1

……;后续程序段

……

……;9.3可编程计数/定时控制器8253;8253/8254定时计数器;8253的内部结构和引脚;1.数据总线缓冲存储器

是8253与CPU之间的数据接口，由8位双向三态缓冲存储器构成，是CPU与8253之间交换信息的必经之路。;(2)CS*——片选信号，由CPU输入，低电平有效，通常由端口地址的高位地址译码形成。

;3.通道0～通道2

8253内部包含3个功能完全相同的通道，每个通道内部设有一个16位计数器，可进行二进制或十进制(BCD码)计数。;任一通道作计数器用或作定时器用，其内部操作完全相同，区别在于前者是由计数脉冲进行减“1”计数，而后者是由时钟脉冲进行减“1”计数。作计数器时，要求计数的次数可直接作为计数器的初值预置到减“1”计数器中。作定时器时，计数器的初值即定时