实验二-基本门电路逻辑功能的测试.docVIP

实验二基本门电路逻辑功能的测试

?一、实验目的

1．熟悉能主要门电路的逻辑功；

2．掌握基本门电路逻辑功能的测试方法。

二、使用仪器

DZX-2B型电子学综合实验装置(简称实验台)。

三、实验原理

1集成电路芯片介绍

主要的门电路包括与非门、或非门和与或非门。在数字电路中广泛应用。无论大规模集成电路多么复杂，但内部也还是由这些基本门电路构成，因此，熟悉它们的功能十分重要。

1413121110981234567

141312111098

1234567

74LS20

NC

NC

Vcc

GND

1234567

141312111098

74LS02

Vcc

GND

≥1

≥1

≥1

≥1

?

?

141312111098

141312111098

1234567

74LS04

Vcc

GND

1413121110981234567

141312111098

1234567

74LS54

+

Vcc

GND

图2

图2-1逻辑图及外引线排列

数字电路实验中所用到的集成芯片多为双列直插式，其引脚排列规则如图2-1。其识别方法是：正对集成电路型号或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3…依次排列到最后一脚。在标准形TTL集成电路中，电源端Vcc一般排在左上端，接地端（GND）一般排在右下端，如74LS00。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。本实验采用的芯片是74LS00二输入四与非门、74LS20四输入二与非门、74LS02二输入四或非门、74LS04六非门、74LS54双二双三输入与或非门，逻辑图及外引线排列图见图2-1（74LS00见实验一中图1-1(d)）。

2.逻辑表达式:

非门2-1

2输入端与非门2-2

4输入端与非门2-3

或非门2-4

对于与非门,其输入中任一个为低电平“0”时，输出便为高电平“1”。只有当所有输入都为高电平“1”时，输出才为低电平“0”。对于TTL逻辑电路，输入端如果悬空可看做；逻辑1，但为防止干扰信号引入，一般不悬空，可将多余的输入端接高电平或者和一个有用输入端连在一起。对MOS电路输入端不允许悬空。对于或非门，闲置输入端应接地或低电平,也可以和一个有用输入端连在一起。

四、实验内容及步骤

1．逻辑功能测试

①与非门逻辑功能的测试：

*将74LS20插入实验台14P插座，注意集成块上的标记，不要插错。

*将集成块Vcc端与电源+5V相连，GND与电源“地”相连。

*选择其中一个与非门，将其4个输入端A、B、C、D分别与四个逻辑开关相连，输出端Y与逻辑笔或逻辑电平显示器相连，如图2-2。根据表2-1中输入端的表2-1

表2-1

输入端

输出端

A

B

C

D

LED

Y

1

1

1

1

灭

0

0

1

1

1

亮

1

0

0

1

1

亮

1

0

0

0

1

亮

1

0

0

0

0

亮

1

接逻辑电平接电平显示

接逻辑电平

接电平显示

D

C

B

A

Y

Vcc

GND

1/274LS20

图2-2

14

7

?

?

?

?

?

?

?

②或非门逻辑功能的测试：

表2-2将74LS02集成芯片按照上述方法插入实验台的14P插座，选择其中一个或非门，将其输入端与逻辑电平相连，输出端与逻辑电平显示器相连，如图2-3。根据表2-2

表2-2

输入端

输出端

A

B

LED

Y

0

0

亮

1

0

1

灭

0

1

0

灭

0

1

1

灭

0

接逻辑电平接电平显示

接逻辑电平

接电平显示

B

A

Y

Vcc

GND

1/474LS02

图2-3

14

7

≥1

?

?

?

?

?

?

③将74LS54集成芯片按照上述方法插入实验台的14P插座，将其输入端1、2、12、13分别与四个逻辑电平相连，其余输入端接地（不允许输入端悬空），输出端与逻辑电平显示器相连，如图2-4。根据表2-3中输入端的不同状态组合，分别测出输出端的相应状态，并将结果填入其中。

输