原创力文档- 1、本文档共9页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
一、触发电路的作用
片上ESD/EFT的保护本质上有两个方面要求：用低阻抗的泄放
通道安全的泄放瞬态大电流以阻止体硅的热损坏和将巨大的脉冲电
压钳位在一个安全的范围内以避免内部工作电路由于电压过载而受
损。
ESD/EFT防护电路设计目的就是要避免工作电路成为
ESD/EFT的放电通路而损坏，确保有合适的低阻旁路将ESD/EFT
电流引入电源线或地线。这个低阻旁路不但要能吸收ESD/EFT电
流，还要能钳位工作电路的电压，防止内部的工作电路由于电压过载
而受损。
一个理想的保护电路应该具有下列特征：
1、非常低的导通阻抗；
2、Trigger电压应该大于最坏情况下的电源电压值（VDD+10%）
3、Trigger电路具有几乎瞬时的打开时间；
4、非常高的能量处理能力；
5、保护电路只有在EFT/ESD事件发生时才打开，正常工作时不
工作；
6、寄生效应很小；
7、在I/O单元中占的面积小；
8、在EFT/ESD事件中，能将PAD电压限定在被保护电路的安全
电压值内。
片上ESD/EFT保护网络主要包括I/O保护和电源保护两部
分。图1为典型的EFT/ESD保护电路结构。前级I/O保护通过将
PAD电压限制在一个定值，避免大部分干扰电流流入I/O及内部电
路，致使I/O或内部电路失效；电源保护网络主要是迅速检测到VDD
上的高压或高频干扰信号，使ESD/EFT产生的高压对电路破坏前
就提供一条由VDD到VSS的低阻通路，将大电流快速的泄放到
地。
图1典型EFT/ESD保护电路结构
触发电路
我们通常把RC频率辨别电路和反相器驱动电路一起称为触发
（Trigger）电路。Trigger电路是该部分保护电路设计的核心，Trigger
电路应该在瞬态脉冲事件发生时导通NMOSClamp，并持续到EFT
事件完毕后才关断。NMOSClamp就是普通的NMOS器件，放
置在VDD总线和VSS总线之间，利用MOS器件在导通时的线
性低阻抗特性从而实现对电源电压的钳位。
精品文档交流2
RC电路包括一个电容和一个电阻，串接在VDD和VSS之
间。电阻可以是NMOS或PMOS晶体管。当VDD总线上出现脉
冲干扰，频率辨别电路检测到符合EFT脉冲判定条件的信号
时，将会使第一个反相器的输入端拉低，经三级反相后使NMOS
Clamp管的栅极电压拉高而导通，在VDD总线和VSS总线之间
提供一条低阻抗通路，达到对电源电压钳位的目的。图2为RC触发
MOSFET电源电路结构。
图2RC触发MOSFET电源电路结构
EFT触发电路的设计原理如图3所示
EFT触发电路是整个EFT保护网络设计的核心部分，不仅要能
快速准确的检测到快速上升的EFT
文档评论（0）