七段数码管显示.pdfVIP

七段数码管显示设计报告

目录

一、设计任务

二、题目分析与整体构思

三、硬件电路设计

四、程序设计

五、心得体会

一．设计任务

数码的显示方式一般有三种：第一种是字型重叠式；第二种是分段式；第三种是点阵式。

目前以分段式应用最为普遍，主要器件是七段发光二极管（LED）显示器。它可分为两种，

一是共阳极显示器（发光二极管的阳极都接在一个公共点上），另一是共阴极显示器（发光

二极管的阳极都接在一个公共点上，使用时公共点接地）。

数码管动态扫描显示，是将所用数码管的相同段（a～g和p）并联在一起，通过选位通

信号分时控制各个数码管的公共端，循环依次点亮各个数码管。当切换速度足够快时，由于

人眼的“视觉暂留”现象，视觉效果将是数码管同时显示。

根据七段数码管的显示原理，设计一个带复位的七段数码管循环扫描程序，本程序需要着重

实现两部分：

1.显示数据的设置：程序设定4位数码管从左至右分别显示1、2、3、4；

2.动态扫描：实现动态扫描时序。

利用EXCD-1开发板实现七段数码管的显示设计，使用EXCD-1开发板的数码管为四位共

阴极数码管，每一位的共阴极7段数码管由7个发光LED组成，7个发光LED的阴极连接

在一起，阳极分别连接至FPGA相应引脚。四位数码管与FPGA之间通过8位拨码开关

（JP1）进行连接。

二．题目分析与整体构思

使用EXCD-1开发板的数码管为四位共阴极数码管，每一位的共阴极7段数码管由7

个发光LED组成，呈“”字状，7个发光LED的阴极连接在一起，阳极分别连接至FPGA

相应引脚。SEG_SEL1、SEG_SEL2、SEG_SEL3和SEG_SEL4为四位7段数码管的位选择

端。当其值为“1”时，相应的7段数码管被选通。当输入到7段数码管SEG_A~SEG_G和

SEG_DP管脚的数据为高电平时，该管脚对应的段变亮，当输入到7段数码管

SEG_A~SEG_G和SEG_DP管脚的数据为低电平时，该管脚对应的段变灭。该四位数码管

与FPGA之间通过8位拨码开关（JP1）进行连接，当DIP开关全部拨到上方时（板上标

示为：7SEGLED），FPGA的相应IO引脚和四位7段数码管连接，7段数码管可以正常工

作；当DIP开关全部拨到下方时（板上标示为：EXPORT5），FPGA的相应IO引脚与7段

数码管断开，相应的FPGA引脚用于外部IO扩展。

注意：无论拨码开关断开与否，FPGA的相应IO引脚都是与外部扩展接口连接的，所

以当正常使用数码管时，不允许在该外部扩展接口上安装任何功能模块板。

数码管选通控制信号分别对应4个数码管的公共端，当某一位选通控制信号为高电平

时，其对应的数码管被点亮，因此通过控制选通信号就可以控制数码管循环依次点亮。一个

数码管稳定显示要求的切换频率要大于50Hz，那么4个数码管则需要50×4＝200Hz以上

的切换频率才能看到不闪烁并且持续稳定显示的字符。

三．硬件电路设计

设计结构图如下：

四．软件设计

（1）创建工程

制定工程名，工程路径以及顶层设计所使用的输入方式，此设计我们选择硬件描述语言作为

顶层设计的输入方式HDL。

（2）选择目标器件

（3）创建新源文件

这里我们选择“VHDLModule”，进行新源文件模块定义，所定义的内容是所要设计模块

的实体说明，即模块的端口说明。本实验所要实现的是编码器的设计，设定SW0与SW1的四个

状态分别作为SEG_SEL1、SEG_SEL2、SEG_SEL3和SEG_SEL4四位7段数码管的位选择

端，共8个输出信号控制四个数码管显示