eda实验报告单稳态触发器.pdfVIP

1.概述

设计FPGA逻辑，实现一个单稳态触发器功能。当按下Button2时，可以使

DE0实验板上的发光二极管LED4发光，经过1s后LED4熄灭，在LED4熄灭前几

熄灭后1s内再次按下Button2无效。当LED4熄灭1s后再次按下Button2可以

重复上述的现象(即输入脉冲长度大于输出脉冲长度的单稳态触发器)。

所用软件工具为Altera公司的QuartusII13.1开发工具和Mentor公司

的-Altera13.1仿真工具，所用的硬件平台为友晶公司DE0实验板。

2.实现原理

实现原理见下图1。

3.实现方法

3.1本设计实现方案分析

为了完成实验要求，整个系统应该由下降沿触发的D触发器、基本逻辑门电

路及脉冲宽度计数器电路构成，下降沿触发的D触发器用来接收外部输入信号的

下降沿，脉冲宽度计数器在不同的模值下产生不同宽度的输出脉冲信号，模值越

大则输出脉冲的宽度越宽。

3.2本设计实现框图

图1单稳态触发器设计示意图

4.实现过程

4.1各模块具体实现

1.D触发器

使用的D触发器为下降沿触发的D触发器，并具有低有效的异步置1和清0

端。

2.脉冲宽度计数器

使用的脉冲计数器与计时器计数器具有相似的逻辑结构，为了保证单稳态触

发器具有足够宽的输出脉冲，将计数器寄存器的位数设定为32位。

3.顶层逻辑

单稳态触发器D触发器与脉冲宽度计数器之间需要使用基本逻辑门进行比

较复杂的连接，具体见附录代码。

4.2关键模块仿真波形

5.实现结果

经实验验收可知，实验结果与预期一致，完成实验基本要求。

6.结论

通过此次实验设计，加深了对EDA实验的认识与了解，熟悉了QuartusII13.1

和-Altera13.1的使用，增加了FPGA逻辑开发与仿真的相关经验，受

益匪浅。

7.参考文献

[1