一种基于双核处理器波形记录装置的架构设计.docx

?

?

一种基于双核处理器波形记录装置的架构设计

?

?

刘莉娜

摘要：针对目前波形记录装置电路复杂、输出方式单一等缺点，文中设计了一种基于双核处理器通用波形记录装置的架构。提供了采用TI的双核处理器OMAPL138芯片、EPM1270T144I5N可编程逻辑器件芯片、LAN91C111芯片、NXP的SJA1000T芯片、AD7606BSTZ模数转换器芯片以及ISO7841芯片和存储芯片等构成的实例电路。该设计为实现通用型波形记录装置的电路简化、多样化输出、灵活存储提供了很好的参考。

关键词：双核处理器;波形记录;电路简化;灵活存储;多样化输出;接口电路

中图分类号：TP393;TG659文献标识码：A文章编号：2095-1302（2020）10-00-03

0引言

波形记录设备应用广泛，功能强大。随着应用领域的不断拓展，业内对波形记录装置的尺寸要求越来越小，输出方式也要求灵活多样，然而目前已有的波形记录装置体积较大、输出方式也较为单一，因此设计一种波形记录装置能够同时满足便携性和功能多样性的要求已成为当前亟待解决的技术问题之一。

针对这些需求，文中设计了一种采用双核处理器的通用波形记录装置的电路架构，该设计可以满足波形记录装置的电路简化、灵活存储、多样化输出等要求[1-3]。

1架构基本设计

1.1基本组成

波形记录装置架构如图1所示。从图1可以看出，其主要由小系统模块、通信模块、电源模块、存储模块、隔离模块、模数转换模块组成。

1.2详细架构

（1）小系统模块是系统核心，其中处理器采用TI公司出品的OMAPL138双核处理器，可编程逻辑芯片采用ALTERA公司出品的MAXⅡ系列CPLD产品。双核处理器分工：DSP核对采集的各种波形信号进行实时计算，ARM核将故障信息保存到存储设备中，当其连接上位机时，可通过网络或CAN等通信方式将故障上传给设计人员。小系统模块主要包括时钟电路、复位及电源监视电路。

（2）通信模块的以太网部分采用集成了CSMA/CD协议的媒体访问控制层MAC和物理层PHY的LAN91C111芯片进行设计，从而实现可自适应工作于100/10Mb/s和全双工/半双工的模式。同时，系统还选用了NXP的SJA1000T芯片以实现CAN通信的兼容设计，并保留了串口电路。

（3）电源模块为所有其他各模块供电，包括信号链输入隔离所需的隔离电源，小系统内部所需处理器电源等。电源模块中还有储能电路，一旦掉电也能在短时间内支撑双核处理器将波形写入存储设备，保证数据有效存储。

（4）存储模块通过DDR2实现波形数据的缓冲，通过铁电实现系统故障的事件记录，通过NORFLASH存储处理器程序。波形数据的存储通过大容量的NANDFLASH实现，但同时也支持SD卡存储，具备USB接口，可实现数据的移动存储。

（5）隔离模块采用ISO7841进行设计，将模数转换后的数字信号进行隔离，有效保障小系统和存储模块的安全。

（6）模数转换模块共由多片ADC（AD7606BSTZ）组成。每个ADC有8个输入范围±10V或±5V可选的双极性模拟通道，转换精度为16bit（20V/65536或10V/65536），8路A/D转换通道相互独立[4-6]，单通道的转换速度为350Kb/s，八通道全部运行时转换速度为100Kb/s。

2实例结构设计

2.1基本结构

基于双核处理器的波形记录装置电路结构如图2所示。

2.2主要功能设计

2.2.1双核处理器及其接口

双核处理器选用OMAPL138芯片，其内部包含一个ARM9核（ARM9處理器）和一个浮点DSP核（DSP核），其中ARM9核具有系统的逻辑控制及数据管理功能，浮点DSP核具有数据计算功能。

双核处理器包括一个联合测试工作组（JointTestActionGroup，JTAG）接口，可进一步通过外部存储器接口（ExternalMemoryInterface，EMIF）连接NANDFLASH存储器、控制器局域网络（ControllerAreaNetwork，CAN）接口电路和数据采集模块。

双核处理器通过双倍速率同步动态随机存储器（DoubleDataRate，DDR）接口连接DDR2存储器，通过I2C接口连接铁电存储器（FerromagneticRandomAccessMemory，FRAM），通过串行外设接口（SerialPeripheralInterface，SPI）连接NANDFLASH存储器，通过多媒体卡（Multi-MediaCard，MMC）/安全数码卡（SecureDigitalMemoryCard，SD）接口连接SD存储器，通过USB1.1接口连接通用串行总线（UniversalSerialBu