单机片原理输入输出口概要课件.pptVIP

MCS—51单片机原理与接口应用（8051入／出端口构）

8051入／出端口构（慨述）★8051单片机有四个8位并行I/O端口，记作P0、P1、P2和P3。每个端口都是8位准双向口，共占32根引脚。每一条I/O线都能独立地用作输入或输出。★每个端口都包括一个锁存器(即特殊功能寄存器P0—P3)，一个输出驱动器和输入缓冲器，作为输出时数据可以锁存，作输入时数据可以缓冲，但这四个通道的功能不完全相同。★在无片外扩展存储器的系统中，这四个端口的每一位都可以作为准双向通用I／O端口使用。在具有片外扩展存储器系统中，P2口送出高8位地址．P0口为双向总线，分时送出低8位地址和数据的输入／输出。★8051片机四个I／()端口的路非常巧妙，I／O端口路，不但有利于正确合理地使用端口。而会片机外路有所

一、P0口的结构：结构：一个输出锁存器；二个三态输入缓冲器输出驱动电路及控制电路组成其工作状态受:控制电路与门④、反相器②转换开关MUX控制。当CPU使控制C＝0，开关MUX接输出锁存器，P0口通用I／O口，当C＝1，开关投向反相器②的出端，P0口分作地址／数据使用。

P0口的某一位的构

(一)P0口作一I／O口使用当8051成的系无外存器、CPU片内存器和I／O口写，内部硬件自使制C＝0。开关MUX于示位置，它(T2)与存器的端接通；因与①出0，出中的上拉效管T1于截止状，因此，出是漏极开路的开漏路。P0口可作一般I／O口用。

1、P0口用作出口一般的数据输出情况：当CPU执行输出指令时，写脉冲加在D锁存器的CP上，这样与内部总线相连的D端的数据取反后就出现在端口，又经输出级FFT(T2)反相，在P0端口上出现的数据正好是内部总线的数据。P0口D存器：8051有几条出指令功能特属于“一修—写”指令。例如，行—条“ANLP0，A”指令的程是：不直接引脚上的数据，而是CPU先P0口D存器中的数据，当“存器”信号有效．三冲器①开通，Q端数据送入内部和累器A中的数据行“与”操作，果送P0端口存器。此，存器的内容(Q端状)和引脚是—致的。

2．P0口作入口图中的缓冲器②用于CPU直接读端口数据。当执行一条由端口输入的指令时，“读引脚”脉冲把该二态缓冲器②打开，这样，端口上的数据经过缓冲器②读入到内部总线。这类操作由数据传送指令实现。从中可看出，在入端口引脚数据由于出FET(T2)并接在引脚上，如果FET(T2)通就会将入的高平拉成低平，以致于生在端口行入操作前，先向端口存器写入“l”，也就是使存器＝0，因控制C＝0，因此T1和T2全截止，引脚于浮状，可作高阻抗入。就是所的准双向口的含。

二)P0口作地址／数据使用CPU对片外存储器读写，由内部硬件自动使控制线C＝l，开关MUX拨向反相器③输出端。这时P0口可作地址／数据总线分时使用，分为两种情况。①P0口用作输出地址/数据总线：在扩展系统中，—种是以P0口引脚输出低8位地址或数据信息。MUX开关把CPU内部地址／数据线经反向器③与驱动场效应管FET(T2)栅极接通。从图上可以看到，上下两个FET处于反相，构成推拉式的输出电路(T1导通时上拉，T2导通时下拉)，大大增加了负载能力。②另一种情况是由P0口入数据。种情况是在“引脚”信号有效打开入冲器②使数据入内部

：●P0既可作—般I／O端口用使用，又可作地址／数据使用。●I/O出，出属开漏路，必外接上拉阻，才有高平出；●作I／O入，必先向存器写入“1”，使FET(T2)截止，不影响入平。●当P0口被地址／数据占用，就无再作I／O口使用了。

二、P1口P1口是一个准双向口：作通用I／O口使用。其电路结构见图，输出驱动部分与P0口不同．内部有上拉负载电阻与电源相连。实质上电阻是两个场效应管FET并在—起，—个FET为负载管，其电阻固定；另一个FET可工作在导通或截止两种状态，使其总电阻值变化近似为0或阻值很大两种情况。当阻值近似为0时、可将引脚快速上拉至高电平；当阻值很大时，Pl口为高阻输入状态。当P1口出高平、能向外提供拉流，所以不必再接上拉阻，在端口用作入，也必先向存器写入“1”，使FET截止。由于片内阻大，20一40kΩ，所以不会入的数据生影响。

P1口某位构

三、P2口某位构

四、P3口的构P3口是一个多功能端口：第—功能：通用I／O口第二功能：其他功能（下表）P3口与P1口的差在于多了一个与非和冲器，正是两个部分，使P3口除了具有P1口的准双向I／O功能之外，可以使用各引脚所具有的第二功能。与非的作用上是一个开关，决定是出存器上的数据是出第二功能(W)的信号。当W＝1．出Q端信号；当Q＝1，可出W信号。

P3各口的第二功能表口线P3.0第二功能RXD（串行口接收）TX