半导体集成电路课件.pptVIP

（2）一般把阻值較大的集成電阻器設計成 右圖的蛇形圖形，便可達到減少總面 積目的。拐角處電流流動不均勻，一 般認為拐角處方塊電阻為直線上阻值的65%。（3）若擴散電阻寬度W很小，也即，需考慮到橫向 擴散影響，並以實際有效寬度W’代替窗口寬度W。利用擴散電阻上的表面氧化層進行交叉佈線 積體電路中各元件通過內部佈線進行互連， 佈線通路可從擴散電阻上面的氧化層通 過，以達到不增加管芯面積目的，這是 最常見的交叉佈線方法。利用磷橋（或硼橋）方法 右圖通路2與原有通路1交叉，這時可在通路1的SiO2層下麵形成重摻雜的“磷橋”（類似擴散電阻），以連接通路2，其極小，影響可忽略。[注意]積體電路需要內部佈線，這是積體電路工藝特點之二。四、擴散電阻在積體電路內部交叉佈線中的應用4.2.2集成電晶體一、積體電路的工藝特點1.積體電路中各元件需要隔離 半導體襯底上製作的積體電路，各元件在電特性上需要相互絕緣，這種絕緣及其形成方法稱為隔離技術。[注意]積體電路中各元件需要隔離，這是積體電路工藝特點之三。（1）pn結隔離 採用pn結反偏時電阻極高，可實現元件間的隔離。其中，常用的有外延隔離法，參見下圖：將隔離槽及p-Si襯底電位接到比n-Si隔離島更低的電位，則相應pn結處於反偏狀態，便可在隔離島上製作積體電路元器件。（2）等平面隔離 以SiO2膜代替pn結隔離槽可減少晶片面積和側壁寄生電容，這種隔離工藝稱等平面隔離。常用的等平面II型工藝過程如下：[說明]SiH4膜製備方法：（3）介質隔離 以介質完全實現隔離島功能的方法稱為介質隔離。其工藝過程如下：2.積體電路中需要增添埋層工藝 積體電路中需要增添埋層工藝， 這是積體電路工藝特點之四。下麵以右圖的集成二極體為例說明。掩埋層（埋層） 外延前必需在襯底上先擴散重摻雜的雜質，此重摻雜層 稱為埋層。原理①擴散區側向表面勢壘較大，電阻較大②擴散區縱向電流承受面積較大。積體電路器件中電流縱向流動①外延層存在較大串聯電阻②二極體pn結與襯底pn結穿通埋層減少襯底結寬度①襯底結易擊穿②襯底結電容增大（選擇好濃度）[說明]①②寄生結電容3.積體電路中存在寄生效應 積體電路中存在寄生效應，一般是寄生結電容（包括隔離結電容等），這是積體電路工藝的特點之五，影響了集成器件 的高頻性能。二、集成電晶體常規工藝流程（以電晶體為例）以矽平面工藝方法，注意到積體電路工藝特點，經6次光刻，4次擴散，4次氧化，蒸Al，外延等工序可以製成集成晶 體管，同時也可分別製成二極體、電阻、電容等元件，並實現 電路之間的互連。 注意下圖中的P型基區製備得相當薄，且集電結面積製作得比發射結大很多，以利於電晶體的放大作用。三、集成電晶體的附加效應1.寄生效益 縱向寄生效應正向有效T2截止良好隔離飽和及反向有效T1管T2正向有效及飽和漏電流增大降低T2管放大係數增添埋層：增大pnp基區寬度及濃度埋層中摻金：降低基區增大n型外延層厚度：增大寄生管基區[注意]其中：，最終可達到①②③橫向寄生效應以隔離槽作為集電極的橫向寄生管，在T1處於飽和 及反向使用時影響較大，但可通過工藝尺寸提高寄生管基 區寬度給予改善。2.橫向注入效應 T1管EB極之間的橫向注入效應，會造成注入效率的降低。 抑制橫向注入效應 E區的非均勻摻雜橫向勢壘高度增大 E區底面積遠大於側面積橫向結電阻增大①②縱向結構與其它pnp管之間沒有隔離，通常只能用作C極接最負電位的射極跟隨器。埋層分析（埋層）： 形成少子（空穴）渡越基區的加速場； 提供集電極的低阻通路，減少串聯電