verilog电子秒表设计.pdfVIP

华中科技大学

《电子线路设计、测试与实验》实验报告

实验名称：电子秒表

院（系）：光学与电子信息学院

专业班级：光材1102

姓名：***

学号：U*********

时间：2013.12.5

地点：南一楼

实验成绩：

指导教师：**

2013年12月3日

实验目的：

利用层次化方法在实验板设计实现一个能显示00.00秒（百分之一秒）到

59.99秒，当计时达到并超过1分钟时，给出LED常亮信号告警，计数结果

停留在计数最大值（即99.99秒）上的电子秒表。

功能要求：

基本功能：

6)设计一个能显示00.00秒到59.99秒的电子秒表。

7)利用实验板所提供的50MHz信号做为时钟信号。

8)计数结果在AN3~AN0中提供的数码管中显示。

9)具有继续/暂停按键和复位清零开关。拨码开关SW0为复位开关，当SW0

为HIGH时，系统复位，电子秒表显示时间为0秒；当SW0为LOW时，系

统开始按继续/暂停按键BTN0控制进行工作；BTN0为继续/暂停按键，

当继续/暂停按键BTN0按下时，系统暂停计数，AN1~AN0显示停留在所

暂停时刻；当继续/暂停按键BTN0松开时，系统正常计数，显示精度为

0.01秒。

10)当计时达到并超过1分钟时，LD0闪烁告警，计数结果停留在计数最大

值上。

设计步骤与要求：

1)计算并说明采用Basys2实验板时钟50MHz实现系统功能的基本原理。

2)在XilinxISE13.1软件中，利用层次化方法，设计实现模一百计数及

显示的电路系统，设计模块间的连接调用关系，编写并输入所设计的源

程序文件。

3)对源程序进行编译及仿真分析（注意合理设置，以便能够在验证逻辑的

基础上尽快得出仿真结果）。

4)输入管脚约束文件，对设计项目进行编译与逻辑综合，生成下载所需.bit

类型文件。

#PlanAheadGeneratedphysicalconstraints

always@(posedgeCLKorposedgeCLR)

begin

if(CLR)q=30d0;

elseif(q=30d499999)q=30d0;

elseq=q+1b1;

end

assignL=(~CLK)(q==30d499999);

assignWARN=({AN3,AN2,AN1,AN0}==16b0101_1001_1001_1001)?1:0;

//百分秒计数进程，每计满100，cn产生一进位

always@(posedgeLorposedgeCLR)

begin

if(CLR)begin//异步复位

{AN1,AN0}=8h00;

cn=1b0;

end

elseif(!PAUSE{AN3,AN2,AN1,AN0}!=16b0101_1001_1001_1001)

begin

if(AN0==9)begin//低位是否为9

AN0