原创力文档- 1、本文档共31页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
FPGA课程设计报告--第1页
课程设计
开课学期：2014年—2015年下学期
课程名称：FPGA课程设计
学院：信息科学与工程学院
专业：集成电路设计与集成系统
班级：集成1201班
学号：20121221077
姓名：蔚
任课教师：涛
2015年7月21日
.专业.整理.
FPGA课程设计报告--第1页
FPGA课程设计报告--第2页
基于FPGA的数字钟设计
摘要
本文介绍一种利用现场可编程逻辑器件FPGA产生多功能数字钟的设计方案。数字
钟是采用数字电路实现对时、分、秒数字显示的计时装置,是人们日常生活中不可少的
必需品。
本设计采用EDA技术，以硬件描述语言Verilog为系统逻辑描述手段设计文件，在
QuartusII工具软件环境下，由各个基本模块共同构建了一个基于FPGA的数字钟。
系统由时钟模块、控制模块、计时模块、数据译码模块、显示以及报时模块组成。
经编译和仿真所设计的程序，在可编程逻辑器件上下载验证。开发板采用
5CSEMA5F31C6N。本次设计的多功能数字钟，具有时、分、秒的数码管显示功能，以24
小时循环计数，具有整点报时功能，并有由按键输入进行数字钟的校时、清零、启停功
能。
关键词：可编程逻辑器件FPGAVerilog数字钟EDA技术
.专业.整理.
FPGA课程设计报告--第2页
FPGA课程设计报告--第3页
Abstract
Thispaperintroducesakindofbasedonfieldprogrammablelogicdevice
FPGAdesignofmulti-functiondigitalclock,thedigitalclockisusedindigital
circuits,andsecondsdigitaldisplaytimingdeviceisinpeoplesdailylife
necessities.
ThisdesignusingEDAtechnology,hardwaredescriptionlanguageVerilog
logicsystemdescriptionmethodofdesigndocuments,intheQuartusIIsoftware
environment,byallthebasicmodulestogethertobuildaaFPGAbaseddigital
clock.
Systemconsistsoftheclockmodule,controlmodule,timemodule,data
deco
文档评论（0）