第5章-处理器总线时序和系统总线.ppt

微机原理与接口技术物理与电子电气工程学院时钟频率 一个T状态时间5M 200ns(0.2μs)50M 20ns(0.02μs) 100M 10ns(0.01μs) 200M 5ns(0.005μs) 时钟脉冲时钟周期计算时钟脉冲及时钟周期的计算5.28086处理器时序微机原理与接口技术物理与电子电气工程学院3、存储器读周期时序高M低IOA19~A16A15~A0T1T2T3DATAINS6~S3T4AD19~AD16/S6~S3AD15~AD0CLKALERDDT/RDENM/IOBHE/S7①②②③⑤④②给出地址,若存储器给出20位地址,若I/O端口给出低16位地址(高4位为低)③BHE/S7:为低表示地址高八位有效，一般与A0共同决定读的数据④ALE变为有效,将复用线上的地址锁存起来⑤DT/R变低,表示CPU读T1状态：①M/IO变高表示存储器读,变低表示I/O读5.28086处理器时序微机原理与接口技术物理与电子电气工程学院高M低IOA19~A16A15~A0T1T2T3DATAINS6~S3T4AD19~AD16/S6~S3AD15~AD0CLKALERDDT/RDENM/IOBHE/S7①②⑤③④T2状态：①地址信号消失，高四位输出S6~S3；②AD15~AD0高阻；③BHE/S7未定义；④输出读信号；⑤选通8286电路图5.28086处理器时序微机原理与接口技术物理与电子电气工程学院高M低IOA19~A16A7~A0T1T2T3DATAINS6~S3T4AD19~AD16/S6~S3AD15~AD0CLKALERDDT/RDENM/IOBHE/S7①T3状态：①内存单元将数据送到数据总线AD15~AD0电路图5.28086处理器时序微机原理与接口技术物理与电子电气工程学院高M低IOA19~A16A7~A0T1T2T3DATAINS6~S3T4AD19~AD16/S6~S3AD15~AD0CLKALERDDT/RDENM/IOBHE/S7①T4状态：①CPU读数据总线AD15~AD0上的数据电路图5.28086处理器时序微机原理与接口技术物理与电子电气工程学院实际上存储器(I/O端口也如此)，从接收到地址信号，要经过地址译码选择，选中所需要的单元；从接收到M/IO信号和RD信号(这些信号一般用作选通信号），到信息从被选中的单元读出送至数据总线也都是需要一定时间的，它是否能在T4周期的前沿前完成，这完全取决于存储电路本身。所以，在CPU的时序和存储器或I/O端口的时序之间存在配合问题。5.28086处理器时序微机原理与接口技术物理与电子电气工程学院T1T2TWT4CLKA19~A16/S6~S3AD15~AD0ALERDDT/RDEN高IO低MA19~A16S6~S3A15~A0DATAINT3WAITREADYREADYM/IOBHE/S7插入TW状态TW状态：①存储器没准备好，插入等待状态TW;②在TW下降沿采样READY;③CPU读数据总线AD15~AD0上的数据①②③5.28086处理器时序微机原理与接口技术物理与电子电气工程学院微机原理与接口技术物理与电子电气工程学院存储器读周期时序存储器写周期时序I/O读周期时序I/O写周期时序中断响应周期时序5.28086处理器时序*总线结构的特点是采用一组公共的信号线作为微机各部件之间的通信线。这组公共的信号线就称为总线。计算机总线是计算机模块间传递信息的通道，总线技术在整个计算机系统中占有十分重要的地位。任何系统的研制和外围模块的开发，都必须服从一定的总线规范。微机接口技术的核心问题是CPU与内存和各外设之间如何通过总线正确地连接以达到正常工作之目的。5.3系统总线*一、总线的分类：根据总线所处的位置不同，可见总线分为以下几类：