DSP原理及应用课程设计i.pdfVIP

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

DSP原理及应用课程设计

TMS320LF2407A最小系统的设计

1.设计任务

设计的最小系统主要包括TMS320LF2407A、RAM、电源芯片等。要求从原理

图设计开始,独立完成PCB的绘制,并编写验证程序(例如,用XF脚输出一个

方波)。

2总体方案

基于DSP的系统设计过程中,最小系统的设计是整个系统设计的第一步,系

统设计总是从最小系统开始,逐步向系统应用范围扩展,最终以DSP为核心的大

系统的设计。因此最小系统设计DSP设计的关键。DSP最小系统的设计包括DSP

电源和地线的设计,JTAG仿真口的设计、复位和时钟电路的设计、上拉和下拉

引脚的设计等。

3硬件的设计

锁相环、指示灯、滤波电路

时钟复

位电路

TPS733

3Q电

源模块TMS320LF2407

JTAG电

IC64LV6414

存储模块

3.1芯片介绍

3.1.1TMS320LF2407A

1.该模块上的资源有32千字FLASH

2.2千字SARAM,544字DARAM,外扩64千字的程序ROM,64千字的数据RAM

3.两个事件管理器EVA和EVB

4.可扩展外部存储器总共192K字空间:64K程序存储器,64K字数据存储器空

间,64K字I/O寻址空间

5.看门狗定时模块

6.19位A/D转换器

7.控制局域网络CAN模块

8.串行通信接口SCI模块

9.16位串行外设SPI接口模块

10.基于锁相环的时钟发生器

11.高达40个可单独编程或复用的通用输入/输出引脚GPIO

12.5个外部中断

13.电源管理包括3种低功耗模式,能独立地将外设器件转入低功耗工作模式

3.1.2RAM

1.64K,16位静态RAM

2.高速转换时间:8、10、12、15ns

3.CMOS低功耗管理

4.TTL可共存界面

5.3.3V供电

6.完全静态管理:无时钟或刷新要求

7.三种输出状态

8.高位、低位数据控制

3.1.3TPS7333Q

TPS7333Q是一款电压转换芯片,它的输出电压为3。3V,其特点如下:

1.TPS7333Q克服了常规LDO稳压器的弊端,它具有非常低的静态电流,即使

对于变化较大的负载,静态电流可以保持稳定

2.具有关断特性

3.具有输入和输出电容的选择

3.2原理图的设计

DSP最小系统的设计包括DSP电源设计,JTAG仿真口的设计、复位和时钟电

路的设计、上拉和下拉引脚的设计等

3.2.1电源电路设计

电源电路的选择是系统设计的一个重要的部分,设计好坏对系统的影响最大。

首先需要注意的是,为了减少电源噪声和互相干扰,数字电路和模拟电路一般要

独立供电,数字地和模拟地也要分开,并最终通过一个磁珠在一点连在一起,用

TPS7333Q进行3.3V电压的转换对最小系统供电

3.2.2复位电路设计

TMS320LF2407A内部带有复位电路,因此可以直接RS复位引脚外面接一个上

拉电阻即可,这对于简化外围电路,减少电路板尺寸很有用处,但是为了调试方

便经常采用手动复位电路

3.2.3锁相环电路设计

TMS320LF2407A具有内部锁相环电路,可以从一个较低的外部始终通过锁相环

倍频电路实现内部倍频

TMS320LF2407A的PLL模块使用外用滤波器电路回路来抑制信号抖动和电磁

干扰,使信号抖动和干扰最小

3.2.4JTA

文档评论(0)

158****6638 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档