- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
竭诚为您提供优质文档/双击可除
fpga流水灯实验报告
篇一:vhdl流水灯课程设计报告
院系:姓名:学号:课程设计名称:指导老师:时间:
摘要
VhDL的特点
应用VhDL进行系统设计,有以下几方面的特点。
(一)功能强大
VhDL具有功能强大的语言结构。它可以用明确的代码描
述复杂的控制逻辑设计。并且具有多层次的设计描述功能,
支持设计库和可重复使用的元件生成。VhDL是一种设计、仿
真和综合的标准硬件描述语言。
(二)可移植性
VhDL语言是一个标准语言,其设计描述可以为不同的
eDA工具支持。它可以从一个仿真工具移植到另一个仿真工
具,从一个综合工具移植到另一个综合工具,从一个工作平
115
台移植到另一个工作平台。此外,通过更换库再重新综合很
容易移植为AsIc设计。
(三)独立性
VhDL的硬件描述与具体的工艺技术和硬件结构无关。设
计者可以不懂硬件的结构,也不必管最终设计实现的目标器
件是什么,而进行独立的设计。程序设计的硬件目标器件有
广阔的选择范围,可以是各系列的cpLD、FpgA及各种门阵
列器件。
(四)可操作性
由于VhDL具有类属描述语句和子程序调用等功能,对
于已完成的设计,在不改变源程序的条件下,只需改变端口
类属参量或函数,就能轻易地改变设计的规模和结构。
(五)灵活性
VhDL最初是作为一种仿真标准格式出现的,有着丰富的
仿真语句和库函数。使其在任何大系统的设计中,随时可对
设计进行仿真模拟。所以,即使在远离门级的高层次(即使
设计尚未完成时),设计者就能够对整个工程设计的结构和
功能的可行性进行查验,并做出决策。VhDL的设计结构
VhDL描述数字电路系统设计的行为、功能、输入和输出。
它在语法上与现代编程语言相似,但包含了许多与硬件有特
殊关系的结构。
VhDL将一个设计称为一个实体entity(元件、电路或
215
者系统),并且将它分成外部的可见部分(实体名、连接)
和内部的隐藏部分(实体算法、实现)。当定义了一个设计
的实体之后,其他实体可以利用该实体,也可以开发一个实
体库。所以,内部和外部的概念对系统设计的VhDL是十分
重要的。
外部的实体名或连接由实体声明entity来描述。而内
部的实体算法或实现则由结构体
Architecture来描述。结构体可以包含相连的多个进程
process或者组建component等其他并行结构。需要说明的
是,它们在硬件中都是并行运行的。
VhDL的设计步骤
采用VhDL的系统设计,一般有以下6个步骤。
1)要求的功能模块划分;
2)VhDL的设计描述(设计输入);
3)代码仿真模拟(前仿真);
4)计综合、优化和布局布线;
5)布局布线后的仿真模拟(后仿真);
6)设计的实现(下载到目标器件)。
[实验说明]
该流水灯除了输入有:时钟端、使能端和清零端,输出
为8个led指示灯。清零端为低电平时回到最初始状态,输
出为o1灯亮,为高电平时无作用;使能端低电平时流水灯
315
停止,高电平时流水灯继续流动;时钟端为系统时钟输入,
要求8个led指示灯每秒变化一次,向右流动,变化顺序依
次为o1灯亮?o2灯亮?o3灯亮?o4灯亮?o5灯亮?o6灯亮?o7
灯亮?返回o1。
电路逻辑功能实现后,可将该逻辑功能下载到
文档评论(0)