超大规模集成电路课设：2-4译码器版图设计报告.docxVIP

武汉理工大学《集成电路分析与设计基础》课程设计说明书

PAGE2

武汉理工大学《Proteus及Candence实训》课程设计说明书

课程设计任务书

学生姓名：助人为乐专业班级：不计得失

指导教师：一定过工作单位：信息工程学院

题目:2-4数据选择器版图设计

初始条件：

计算机、ORCAD软件、L-EDIT软件

要求完成的主要任务:

1、课程设计工作量：2周

2、技术要求：

（1）学习ORCAD软件、L-EDIT软件软件。

（2）设计一个2-4数据选择器。

（3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。

3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。

时间安排：

2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。

2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。

2013.11.28-12.5对2-4数据选择器电路进行设计仿真工作，完成课设报告的撰写。

2013.12.6提交课程设计报告，进行答辩。

指导教师签名：年月日

系主任（或责任教师）签名：年月日

目录

TOC\o1-3\h\z\u摘要 I

1 绪论 2

2 软件简介 3

3 译码器电路设计及仿真 4

3.1 译码器电路设计 4

3.2 译码器仿真和分析 5

4 译码器版图设计 6

4.1 与非门版图设计 6

4.2 反相器版图设计 6

4.3 整体版图设计 7

5 总结 8

参考文献 9

PAGEI

摘要

本文记述了电路原理图的输入、仿真电路图及对整体进行仿真并验证。其中值得注意的是在原理图输入中，对NMOS、PMOS的元件选择gpdk180元件库中的元件，在仿真电路设计中，由于2个输入并在结果中显示4个输出，且输入状态分别有00、01、010、10、11，在设计信号输入时要确定每个输入的周期，以便于采集整个输入状态，例如：输入A的周期为40ns，输入B的周期为120ns，输入C的周期为360ns即可完成全部状态。

关键词：译码器，CMOS，集成电路

武汉理工大学《集成电路分析与设计基础》课程设计说明书

PAGE8

绪论

译码器是组合逻辑电路的一个重要的器件，其可以分为：变量译码和显示译码两类。变量译码一般是一种较少输入变为较多输出的器件，一般分为2n译码和8421BCD码译码两类。显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能，一般其可分为驱动LED和驱动LCD两类。

译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。

软件简介

CadenceDesignSystems是一个专门从事电子设计自动化（EDA）的软件公司，由SDASystems和ECAD两家公司于1988年兼并而成。是全球最大的电子设计技术(ElectronicDesignTechnologies)、程序方案服务和设计服务供应商。其产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。包括原理图输入、生成、模拟数字/混合电路仿真，fpga设计，pcb编辑和自动布局布线mcm电路设计、高速pcb版图的设计仿真。

CadenceAllegro系统互连平台能够跨集成电路、封装和PCB协同设计高性能互连。应用平台的协同设计方法，工程师可以迅速优化I/O缓冲器之间和跨集成电路、封装和PCB的系统互联。该方法能避免硬件返工并降低硬件成本和缩短设计周期。铿腾电子科技有限公司或益华电脑科技股份有限公司（CadenceDesignSystems,Inc；NASDAQ：CDNS）是一个专门从事电子设计自动化（EDA）的软件公司，由SDASystems和ECAD两家公司于1988年兼并而成。是全球最大的电子设计技术(ElectronicDesignTechnologi