电子技术基础（第五版）课件 第10章 组合逻辑电路.pptx

课题十组合逻辑电路;

10.1组合逻辑电路的分析与设计

;

例10.1分析图10.1所示电路的逻辑功能。

解(1)写出该电路输出函数的逻辑表达式。

(2)列出函数的真值表，如表10.1所示。所谓真值表，是在表的左半部分列出函数中所有自变量的各种组合，右半部分列出对应于每一种自变量组合的输出函数的状态。

(3)可见，该电路是判断三个变量是否一致的电路。;;;

例10.2分析图10.2所示电路的逻辑功能。;;;

10.1.2组合逻辑电路的设计

组合逻辑电路的设计，一般分为下述几个步骤：

(1)根据给定的设计要求，确定哪些是输入变量，哪些是输出变量，分析它们之间的逻辑关系，并确定输入变量的不同状态以及输出端的不同状态，哪个该用1表示，哪个该用0表示。

(2)列真值表。在列真值表时，不会出现或不允许出现的输入变量的取值组合可不列出。如果列出，就在相应的输出函数处画“×”号，化简时作约束项处理。

(3)用卡诺图或公式法化简。

(4)根据简化后的逻辑表达式画出逻辑电路图。;

例10.3交叉路口的交通管制灯有三个，分红、黄、绿三色。正常工作时，应该只有一盏灯亮，其他情况均属电路故障。试设计故障报警电路。

解设定灯亮用1表示，灯灭用0表示；报警状态用1表示，正常工作用0表示。红、黄、绿三灯分别用R、Y、G表示，电路输出用Z表示。列出真值表如表10.3所示。;;

画出卡诺图(图10.3)，可得到电路的逻辑表达式为;

若限定电路用与非门组成，则逻辑函数式可改写成

据此表达式设计出的电路如图10.4所示。;

10.2组合逻辑部件;

1.二十进制编码器

二十进制编码器是指用四位二进制代码表示一位十进制数的编码电路，也称10线4线编码器。最常见是8421BCD码编码器，如图10.5所示。其中，输入信号I0~I9代表0~9共10个十进制信号，输出信号Y0~Y3为相应的二进制代码。

由图10.5可以写出各位输出的逻辑函数式为

根据逻辑函数式列出其功能表如表10.4所示。;;

从该编码器的逻辑电路??图10.5中可见，I0的编码是隐含的，当I1~I9均为0时，电路的输出就是I0的编码。;

2.优先编码器

与普通编码器不同，优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。常用的优先编码器有10－4线(如74LS147)、8－3线(74LS148)等。

74LS148是8－3线优先编码器，其逻辑符号如图10.6所示，逻辑功能表如表10.5所示。;;;;

10.2.2译码器

译码是编码的逆过程。译码器将输入的二进制代码转换成与代码对应的信号。

若译码器输入的是n位二进制代码，则其输出端子数N≤2n。N=2n称为完全译码，N2n称为部分译码。

1.3－8译码器

在10.1.1中提到的74LS138，就是用三位二进制码输入，具有八个输出端子的完全译码器。它的三个输入端的每一种二进制码组合，代表某系统的八种状态之一。

图10.7是某系统存储器寻址电路，用74LS138产生内存芯片片选信号。;;

2.8421BCD码译码器

这种译码器的输入端子有四个，分别输入四位8421BCD二进制代码的各位，输出端子有10个。每当输入一组8421BCD码时，输出端的10个端子中对应于该二进制数所表示的十进制数的端子就输出高/低电平，而其他端子保持原来的低/高电平。

74LS42是8421BCD码译码器，其逻辑符号如图10.8所示。;;

3.显示译码器

如果BCD译码器的输出能驱动显示器件发光，将译码器中的十进制数显示出来，这种译码器就是显示译码器。显示译码器有很多种，下面以控制发光二极管显示的译码电路为例，讨论显示译码器的工作过程。

图10.9所示为由发光二极管组成的七段显示器外形图及其接法。;;

74LS48是控制七段显示器显示的集成译码电路之一，其引线排列图如图10.10所示。;

10.2.3数据选择器和数据分配器

1.数据选择器

根据地址码从多路数据中选择一路输出的器件，叫数据选择器。利用数据选择器，可将并行输入的数据转换成串行数据输出。图10.11所示为集成八选一数据选择器74LS251的逻辑符号。;;

分时传送四位十进制数并显示的电路如图10.12所示。;;

2.数据分配器

数据分配器有一个输入端，多个输出端。由地址码对输出端进行选通，将一路输入数据分配到多路接收设备中的某一路。图10.14所示为8路数据分配器逻辑符号。当地址码

A2A1A0=011时，Y3=D，其余以此类推。

分配器也能