ESD脉冲下N型电阻的建模与仿真的开题报告.pdfVIP

ESD脉冲下N型电阻的建模与仿真的开题报告

题目：ESD脉冲下N型电阻的建模与仿真

背景：

静电放电（ESD）对电路的影响越来越大，电路中的电阻在ESD脉

冲下会发生较大的变化，影响电路的性能。因此，对于ESD脉冲下电路

的建模和仿真研究具有重要的意义。

目标：

本研究的目标是对ESD脉冲下N型电阻进行建模和仿真，探究ESD

脉冲下电阻的特性和变化规律。

研究内容：

1.根据N型电阻的物理特性，选取合适的数学模型。

2.建立ESD脉冲下N型电阻的数学模型，并利用SPICE等仿真工具

进行仿真分析。

3.分析ESD脉冲下N型电阻的变化规律，如电阻值、功率密度等参

数。

4.探究ESD脉冲下电阻的失效机理，并提出可行的改进措施。

预期成果：

1.建立ESD脉冲下N型电阻的数学模型。

2.分析ESD脉冲下N型电阻的变化规律，探究其失效机理。

3.提出改进措施，为电路设计和防ESD提供参考。

研究方法：

1.文献综述：对电阻和ESD脉冲下电路的研究现状进行综述，分析

N型电阻的特性和失效机理。

2.建模：根据物理特性，选取合适的数学模型，并建立ESD脉冲下

N型电阻的数学模型。

3.仿真：利用SPICE等仿真工具对建立的模型进行仿真分析，探究

ESD脉冲下电阻的变化规律。

4.分析：通过仿真结果，分析ESD脉冲下N型电阻的特性和失效机

理，并提出改进措施。

时间安排：

第一阶段：文献综述；建立ESD脉冲下N型电阻的数学模型；

第二阶段：利用SPICE等仿真工具进行仿真分析；分析ESD脉冲下

N型电阻的特性和失效机理；

第三阶段：提出改进措施；论文撰写。

参考文献：

1.Akarapu,A.K.,Mohan,N.(2011).ACompactModelforNano-

ScaleESDProtectionDevices.IEEETransactionsonElectronDevices,

58(1),62-70.

2.Chen,X.,Bi,J.R.,Ye,Y.Q.(2011).TheSimulationand

ModelingfortheDischargeCurrentWaveformofESD.Journalof

CircuitsandSystems,16(1),103-107.

3.Morshedi,B.,Bagheri,S.,Liu,Q.(2013).AnalysisofNano-

ScaleCurrentLimitersforESDProtection.IEEETransactionson

Nanotechnology,12(3),395-402.

4.Zhang,Q.,Shi,Y.(2010).TheEffectofSubstrateResistivity

onESDProtectionofCMOSDevices.JournalofSemiconductors,31(7),

1-6.