Verilog HDL数字集成电路设计方法概述及基础知识 .ppt

11/11/20241VerilogHDL数字集成电路设计原理与应用

VerilogHDL数字集成电路设计方法概述

11/11/20242

数字集成电路的发展和设计方法的演变数字集成电路复杂度趋势数字集成电路设计方法的演变11/11/20243以单元为基础以RTL综合为基础以IP为基础70年代单片系统80年代90年代当前多块印刷版系片上系统以元件为基础

集成电路的发展经过了三个主要阶段第一次变革是在上世纪70年代：以加工制造为主导的IC（IntegratedCircuit）产业发展的初级阶段，主流产品是简单微处理器（MicroProcessorUnit,MPU）、存储器以及标准通用逻辑电路。第二次变革是在上世纪80年代：是标准工艺加工线（Foundry）公司与IC设计公司共同发展的阶段，主流产品是MPU、微控制器（MicroControlUnit,MCU）及专用IC（Application-SpecificIC,ASIC）。第三次变革是在上世纪90年代：IC产业的“四业”开始分离，功能强大的通用型中央处理器（CentralProcessingUnit，CPU）和信号处理器（DigitalSignalProcessing，DSP）成为产业新的增长点。第四次变革正在进行：IC产业开始以Fundry为主导，IP的使用广泛。11/11/20244

硬件描述语言（HDL）产生基础：C、FORTRAN、Pascal等程序化设计语言，极大提高了计算机软件程序设计的效率和可靠性；硬件描述语言HDL（HardwareDescriptionLanguage，HDL）：它是一种高级程序语言，通过对数字电路和系统的语言描述，可以对数字集成电路进行设计和验证；主要功能：数字集成电路设计工程师可以根据电路结构的特点，采用层次化的设计结构，将抽象的逻辑功能用电路的方式进行实现。11/11/20245

主要硬件描述语言主要HDL语言：GatewayDesignAutomation公司的VerilogHDL；美国国防高级计划研究局（DARPA）设计的VHDL，美国国防部的基于面向对象的OOVHDL，美国杜克大学的DEVHDL，美国电气和电子工程师协会支持的VITAL等。目前VerilogHDL和VHDL语言是目前主要的两种HDL语言，并分别在1995年和1987年被采纳为IEEE国际标准，广泛用于数字集成电路的设计和验证领域11/11/20246

VerilogHDL发展11/11/20247有关VerilogHDL的全部权利移交OVI(OpenVerilogInternational)VerilogHDL公开发表Cadence公司购买Verilog版权SystemVerilogIEEE1800-2005标准公开发表VerilogIEEE1364-2001标准公开发表模拟和数字都适用的Verilog标准公开发表VerilogIEEE1364-1995标准公开发表Verilog-XL诞生19891990199080年代2005200119991995OVI提出了用来描述模拟电路的硬件描述语言Verilog-A1996

VerilogHDL国际标准11/11/20248名称时间备注VerilogIEEE136412月基于VerilogHDL的优越性，IEEE制定了VerilogHDL的IEEE标准，即VerilogHDL1364-1995Verilog-A1996年Verilog-A是由OVI提出的一种硬件描述语言。是模拟电路行业的标准建模语言，来源于IEEE1364Verilog规范1999年模拟和数字都适用的Verilog标准公开发表VerilogIEEE1364IEEE制定了VerilogIEEE1364-2001标准，并公开发表；其中HDL部分相对于1995标准有较大增强，PLI部分变化不大SystemVerilogIEEE1800此标准是继VHDL和VerilogHDL之后，仿真工具支持的语言，它建立在VerilogHDL语言的基础上，是IEEE1364Verilog-2001标准的扩展增强，兼容Verilog-2001，并将成为下一代硬件设计和验证的语言

VerilogHDL和VHDL11/11/20249VerilogSystemVerilogVHDLVITAL开关电路级逻辑门级寄存器传输级算法级系统级描述和抽象能力图1.4VerilogHDL和VHDL建模能力比较用VHDL建立ASIC模型库的基准

VerilogHDL在数字集成电路设计中的优点例1:11/11/202410（a）4位