时序逻辑电路习题集答案 .pdfVIP

第六章时序逻辑电路

6.1基本要求

1.正确理解组合逻辑电路、时序逻辑电路、寄存器、计数器、同步和异步、计数和分

频等概念。

2.掌握时序逻辑电路的分析方法，包括同步时序逻辑电路和异步时序逻辑电路。

3.熟悉寄存器的工作原理、逻辑功能和使用。

4.掌握二进制、十进制计数器的构成原理。能熟练应用集成计数器构成任意进制计数

器。

5.掌握同步时序逻辑电路的设计方法。

6.2自测题

一、填空题

1．数字电路按照是否有记忆功能通常可分为两类：、。

2．由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。

3．时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。

4.用D触发器来构成12进制计数器，需要个D触发器。

二、选择题

1．同步计数器和异步计数器比较，同步计数器的显著优点是。

A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。

2．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。

A.4B.5C.9D.20

3.N个触发器可以构成最大计数长度（进制数）为的计数器。

2N

A.NB.2NC.ND.2

4.N个触发器可以构成能寄存位二进制数码的寄存器。

A.N-1B.NC.N+1D.2N

5．五个D触发器构成环形计数器，其计数长度为。

A.5B.10C.25D.32

6．同步时序电路和异步时序电路比较，其差异在于后者。

A.没有触发器没有统一的时钟脉冲控制B.

C.没有稳定状态D.输出只与内部状态有关

7．一位8421BCD码计数器至少需要个触发器。

A.3B.4C.5D.10

8.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制

计数器，最少应使用级触发器。

A.2B.3C.4D.8

9．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。

A.1B.2C.4D.8

10．用二进制异步计数器从0做加法，计到十进制数178，则最少需要个触发器。

A.2B.6C.7D.8E.10

11．某电视机水平-垂直扫描发生器需要一个分频器将31500H的脉冲转换为60H的脉冲，

ZZ

欲构成此分频器至少需要个触发器。

A.10B.60C.525D.31500

12．某移位寄存器的时钟脉冲频率为100KH，欲将存放在该寄存器中的数左移8位，完

Z

成该操作需要时间。

A.10μSB.80μSC.100μSD.800ms

13．要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要片。

A.3B.4C.5D.10

14．若要设计一个脉冲序列为1101001110的序列脉冲发生器，