- 1、本文档共12页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第6章工程化的Vue项目
前端工程化工作流
包与模块的关系
组件与项目目录结构
HeaderfooterasidecontentHTMLCSSJSHTMLCSSJSHTMLCSSJSHTMLCSSJS
它带有前缀v-,主要职责是当其表达式的值改变时,相应地将某些行为应用在DOM上。!DOCTYPEhtmlhtmllang=enhead??titleDocument/title??style
??/style/headbody??/body??script??????/script/html
scriptsetup??/script
template?div???/div/template
style?/styleVue单文件组件
包出口模块模块模块模块模块
App.vue
import{createApp}fromvuecreateApp(importAppfrom./App.vue)App.mount()#app
globals:{defineProps:readonly,defineEmits:readonly,defineExpose:readonly,withDefaults:readonly,},那么整个script就直接会变成setup函数,所有顶级变量、函数,均会自动暴露给模板使用(无需再一个个return了)。在script-setup模式下,新增了4个全局编译器宏,他们无需import就可以直接使用。
您可能关注的文档
- 《Verilog HDL数字系统设计与应用》 课件 FPGA-第1章-硬件描述语言与可编程逻辑器件.pptx
- 《Verilog HDL数字系统设计与应用》 课件 FPGA-第2章-开发工具的介绍和使用.pptx
- 《Verilog HDL数字系统设计与应用》 课件 FPGA-第3章-Verilog HDL的基本语法.pptx
- 《Verilog HDL数字系统设计与应用》 课件 FPGA-第4章-行为描述语言.pptx
- 《Verilog HDL数字系统设计与应用》 课件 FPGA-第7章-基本时序逻辑电路的设计.pptx
- 《Verilog HDL数字系统设计与应用》 课件 PGA-第5章-基本组合逻辑电路的设计.pptx
- 《Verilog HDL数字系统设计与应用》 课件全套 叶俊明-第1--9章-硬件描述语言与可编程逻辑器件---实验指导.pptx
- 《Vue.js前端开发技术与实践(第二版)》 课件 第2章 Vue项目开发ES6基础-模块.pptx
- 《Vue.js前端开发技术与实践(第二版)》 课件 第2章 Vue项目开发ES6基础-异步编程.pptx
- 《Vue.js前端开发技术与实践(第二版)》 课件 第3章 初识Vue.pptx
文档评论(0)