IO接口译码电路设计.pptVIP

I/O接口译码电路设计

2B1A1B10A10MEMRIORDRQ3DRQ1B20IRQ6IRQ4DACK2ALEB31A20A31ResetDrvIRQ2DRQ2MEMWIOWDACK3DACK1DACK0IRQ7IRQ5IRQ3T/COSCD7D0D7~D08根数据线A19AENA11A0A19~A020根数据线I/OCHRDYI/OCHCKPC总线是IBMPC及PC/XT机上使用的总线，又称XT总线或8位ISA总线。锁存器、8286发送接收器、8259中断控制器、8237DMA控制器以及其他逻辑的重新驱动和组合控制而形成，又称I/O通道。它共有62引脚，其中，数据线8根、地址线20根、控制线21根、状态线2根，还有时钟、电源、地线。PC总线见教材p171

3ISA总线ISA〔IndustryStandardArchitecture，工业标准体系结构〕是IBMPC/AT〔80286〕机上首先使用，故又称为AT总线，后被国际标准化组织确定为国际标准ISA。它具有16位数据宽度，最高工作频率位8MHz，数据传输速率到达16MB/s，地址线24条，可寻访16M字节地址单元。ISA总线98芯插槽引脚分布BADC36线62线PC总线D1D2D3D4D5D6D7D8D8D10D11D12D13D14D15D16D17D18C1C2C3C4C5C6C7C8C8C10C11C12C13C14C15C16C17C18MEMCS16I/OCS16IRQ10IRQ11IRQ12IRQ13IRQ14DACK0DRQ0DACK5DACK6DACK7DRQ5DRQ6DRQ7+5VMASTERGNDSBHEMEMRMEMWLA23LA22LA21LA20LA19LA18LA17SD15SD14SD13SD12SD11SD10SD09SD08ISA

4AEN:地址允许信号PC总线、ISA总线可由CPU或DMA控制器控制，当DMA控制器控制总线时，它同时产生AEN信号，用于禁止CPU控制总线。AEN=0，表示CPU控制总线。AEN=1，表示DMA控制器控制总线

5读写信号由CPU或DMA控制器产生，经总线控制器至总线，传送给总线上的从设备常用于接口译码电路设计有时于接口译码电路设计

6I/O端口的译码译码电路的作用1译码电路的构成2译码电路的设计方法3片内译码和片选译码4

7译码电路的作用将CPU执行IN/OUT指令发出的地址信号,“翻译〞成欲操作口的选通信号。解决存储器、I/O设备与CPU连接时地址总线失配问题。此信号常作为接口内三态门或锁存器的控制信号接通或断开接口数据线与系统的连接。

8该电路在CPU执行指令MOVDX,200HINAL,DX将输入设备的数据读入CPU内AL中图中译码电路的作用：只当A15~A0上出现200H时，〔即0000001000000000B〕输出0，其他输出1。例一个输入设备的简单接口电路三态缓冲器输入设备数据线IOR地址译码地址线?200H000D7~D0A15~A0与非PC总线

9执行:MOVDX,200HINAL,DX三态缓冲器输入设备数据线IOR地址译码地址线?200H000D7~D0A15~A0与非PC总线IN指令时序A15~A0IORCLKD7~D0T4T1T2T3Tw0000001000000000

10输入设备接口电路，即硬件上保证:只在CPU执行从200H端口输入数据时，三态门处于工作状态，使输入设备的数据送上总线侧，而CPU执行其它指令时,三态门均处于高阻状态,使输入设备的数据线与总线侧断开三态缓冲器输入设备数据线IOR地址译码地址线?200H000D7~D0A15~A0与非PC总线MOVDX,200HINAL,DX思考：其他的指令为什么不可以？

11该电路在CPU执行指令MOVDX,300HOUTDX,AL将CPU内AL中的数据送至输出设备图中译码电路的作用：只当A15~A0上出现300H时，〔即0000001100000000B〕输出0，其他输出1。例一个输出设备的简单接口电路PC总线锁存器输出设备数据线IOW地址译码地址线?300H000D7~D0A15~A0与非

12OUT指令时序执行：MOVDX,300HOUTDX,ALA15~A0CLKIOWD7~D0T4T1T2T3TwPC总线锁存器输出设备数据线IOW地