计算机组成原理堆栈寄存器实验报告.docVIP

计算机组成原理堆栈寄存器实验报告.doc

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

计算机组成原理实验三

堆栈存放器实验

一、实验目的:

1、熟悉堆栈概念。

2、熟悉堆栈存放器的组成和硬件电路。

二、实验要求:

完成3个堆栈存放器的数据写入与读出。

实验原理:

实验中所用的堆栈存放器数据通路由三片8位字长的LS374组成R0、R1、R2存放器堆。三个存放器的输入/输出已连至BUS总线R0-B、R1-B、R2-B经CBA二进制控制开关译码产生数据输出选通信号〔详见下表〕,LDR0、LDR1、LDR2为数据写入允许信号,由二进制控制开关来模拟,均为高电平有效;T4信号为存放器数据写入脉冲,上升沿有效。在手动实验状态〔即“H”装态〕每按动一次“单步”命令键,产生一个T4信号。

下表为存放器单元选通真值表:

C

B

A

选择

1

0

0

R0-B

1

0

1

R1-B

1

1

0

R2-B

实验连接:

1.连接实验线路,把位于实验装置左上方的CTR-OUTUNIT(LDR0、LDR1、LDR2、/SW-B)与实验装置右中央的CTR-OUTunit(LDR0、LDR1、LDR2)及实验装置左下方INPUT-UNIT(/SW-B)中的控制信号作对应连接。

2.具体连接信号:/SW-B,/R0-B,/R1-B,/R2-B,LDR0,LDR1,LDR2

五、实验仪器状态设定:

在闪动的“P.”状态下按动“增址”命令键,使LED显示器自左向右第一位显示提示符“H”,表示本装置已进入手动单元实验状态。

实验工程:

堆栈存放器的写入

拨动二进制数据开关〔INPUT-UNIT〕向R0和R1存放器置数〔置数灯亮表示它所对应的数据位为“1”、反之为“0”〕。具体操作步骤图示如下:

置数开关存放器R1存放器R0

置数开关

存放器R1

存放器R0

三态门

数据开关

[CBA=001][LDR0=1][LDR=1]

[LDR1=0][LDR1=1]

[LDR2=0][LDR2=0]

[按“STEP”][按“STEP”]

(二)堆栈存放器的读出

关闭数据输入三态门〔CBA=000〕,分别翻开通用存放器R0、R1、R2输出控制位,当CBA=100时,总线指示灯〔BUS-DISPUNIT〕显示R0中的数据01H;当CBA=101时,总线指示灯显示R1中的数据80H;当CBA=110时,总线指示灯显示R2中等的数据〔随机〕,可以观察到,显示的随机数

〔六〕实验总结

通过本次实验的数据和理论分析进行比拟、验证,我们熟悉了堆栈概念,熟悉了堆栈存放器的组成和硬件电路等。

文档评论(0)

199****8042 + 关注
实名认证
文档贡献者

相信自己,相信明天

1亿VIP精品文档

相关文档