原创力文档- 1、本文档共16页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
数字逻辑课程设计
学号：2012059090008
姓名：韩杰
4位二进制全加/全减器
一．任务和要求：
（1）设计内容：
使用74LS83构成4位二进制全加/全减器。
（2）设计要求：
①.列出真值表；
②.画出逻辑图；
③.用VerilogHDL进行仿真；
二．设计思路：
Ⅰ.全加器的实现
（1）全加器是可以实现两个二进制数和低位进位相加的器件，和一
般加法器不同之处就在于考虑了低位进位。
（2）四位加法器的实现：
①.先实现一位二进制的全加，然后通过级联，设计出四位二进制的
全加器，但是这样的全加器由于后一级的和依赖于前一级的进位，所
以器件的速度比较慢，效率低；
②.直接实现四位二进制的全加，每一位的和只与该位的加数和被加
数有关，这样就会大大提高器件的速度和效率。
（2）74LS83是一个超前进位的四位加法器：（如下图）
由于74LS83具有超前进位的功能，所以可以直接用来做四位全加器，
并且比一般的全加器速度要快、效率要高。
部分真值表为：
AAAABBBBCDDDDC
43214321i4321o
00000000000000
00000000100010
00010001000100
00010001100110
00100010001000
00100010101010
00110011001100
00110011101110
01110111111110
……
Ⅱ.全减器的实现：
（1）全减器是两个二进制的数进行减法运算时使用的一种运算单
元。最简单的全减器是采用本位结果和借位来显示，二进制中是借一
当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。
（2）74LS83运算减法，即“被减数-减数=差”，所以可以通过和的
形式来实现，即“被减数+（减数相反数）=差”，只要通过减数构造
出减数的相反数即可。
减法器部分真值表为：
AAAABBBBDDDD
432143214321
000000000000
000100010000
001000010001
0011
文档评论（0）